VSP的架構(gòu)圖，從現(xiàn)實情況看，就是下圖所示
與VSP相比，EMC更加渲染其V-Max的開放性，突出其采用英特爾處理器——這一業(yè)界標(biāo)準(zhǔn)X86硬件——而淡化其是否采用或如何采用ASIC處理器技術(shù)。今年EMC推出的VPLEX存儲虛擬化引擎已經(jīng)被證明在今年第四季度將發(fā)布基于V-Max的版本，利用X86通用處理器，EMC稱其產(chǎn)品能夠獲得技術(shù)發(fā)展曲線上的優(yōu)勢。
不過，也有人對V-Max究竟在哪些工作上采用ASIC芯片，哪些采用X86處理器表示疑問，由于對于重復(fù)性的工作，比如RAID，ASIC作為專門目的而設(shè)計的集成電路有天然的優(yōu)勢，沒有理由完全拋棄而改用X86，對此，經(jīng)過查詢，在互聯(lián)網(wǎng)上查到了有關(guān)V-Max的ASIC的這樣一句話：EMC ASIC to handle the global memory access，而有關(guān)英特爾至強(qiáng)處理器的利用，則可以在如下完整資料中看到：
2 quad-core Xeon 2.3GHz (5400) processors
16 host channels (8 per Xeon processor)
16 drive channels (8 per Xeon processor)
128GB of global memory
EMC ASIC to handle the global memory access
RapidIO interconnect endpoints
HDS的VSP仍然較多的采用其專有的硬件架構(gòu)、ASIC和接口，其提供的功能，如Scale-Out和縱深擴(kuò)展，都基于其自身的內(nèi)部架構(gòu)，HDS方面認(rèn)為，這樣做能夠使得他們提供更好的性能和更緊密集成的功能。
在VSP中，HDS提供了“3D”擴(kuò)展能力——除了傳統(tǒng)的Scale-up和Scale-Out，縱深擴(kuò)展，連接業(yè)界競爭友商的產(chǎn)品，形成虛擬化存儲池是其3D擴(kuò)展的重要組成部分。
V-Max的架構(gòu)，一共八個節(jié)點，通過RapidIO連接
在V-Max中，EMC將每個節(jié)點獨立開來，提供平等但隔離的節(jié)點連接方法，當(dāng)然也沒有提供處理器升級擴(kuò)展的功能。在VSP中，F(xiàn)ED、BED、VSD和DCA（Cache Memory Adapter）都可以進(jìn)行相對獨立的擴(kuò)展，而不需要依賴其他組件的增加，每一個都可以按照所能支持的最大比例裝入控制器底板，并且整套VSP可以由1套控制器柜添加到兩個。
由于架構(gòu)上的不同，V-Max更依賴外部的，具有一套完整系統(tǒng)的節(jié)點的連接擴(kuò)展，依靠其獨立節(jié)點外的RapidIO，VSP則依賴其Cross bar交換架構(gòu)，將多個BED、FED、DCA和VSD“大系統(tǒng)的內(nèi)部連接”方式連接在一起，在VSP中，BED、FED和VSD、DCA（Cache Memory Adapter）通過HiStar-E網(wǎng)絡(luò)通信，共計4個基于PCIE的Grid Switch共計96個端口。
基于VSP內(nèi)部的Cross bar交換架構(gòu)，每一個VSD都連接所有的GSW，擁有四條連接，每一個DCA也擁有四條連接到GSW,4個BED每個都擁有4條連接，但是只連接其中兩個GSW，每個BED都用兩條連接連接一個GSW，而每個FED則分別以一條連接到兩個GSW。在VSP中，由于對GSW的4條連接，每一個VSD都能夠訪問任何CAs、BED或是FED以獲得必須要的IO，因此，需要在VSD之間移動IO的情況大大減少，VSP內(nèi)部擁有一個全局化的IO池，讓BED、FED和VSD分享所有的IO。
在10月27日舉行的2010日立數(shù)據(jù)存儲科技峰會上，亞太區(qū)解決方案和產(chǎn)品事業(yè)部總監(jiān)Phil Gann曾向記者提到，與V-Max的架構(gòu)相比，VSP是緊耦合的，而V-Max是松散耦合的，他認(rèn)為，VSP的控制器之間的數(shù)據(jù)交換效率更高、處理器的利用率會更高，V-Max每個節(jié)點之間的數(shù)據(jù)共享是不充分的，所以VSP才不像V-Max一樣要使用八個節(jié)點，而是設(shè)計了兩個節(jié)點的架構(gòu)。
