3D X-DRAM最初構(gòu)想是基于1T0C（單晶體管、零電容器）浮體單元結(jié)構(gòu)，這種架構(gòu)簡化了制造流程，有助于提升堆疊密度。但為了適配更廣泛應(yīng)用需求，NEO半導(dǎo)體進一步發(fā)展出兩個重要變體：

1T1C（單晶體管+電容器）：引入高K電介質(zhì)作為電容器，來延長數(shù)據(jù)保留時間，減少刷新頻率，從而降低功耗。采用IGZO（氧化銦鎵鋅）材料作為溝道，提供更優(yōu)的電氣性能與制造一致性。NEO半導(dǎo)體表示，該結(jié)構(gòu)可實現(xiàn)超過450秒的數(shù)據(jù)保留時間，遠高于傳統(tǒng)DRAM的毫秒級水準。

3T0C（三晶體管+零電容器）：基于電流感應(yīng)機制實現(xiàn)數(shù)據(jù)讀寫，省去電容器的設(shè)計，更適合高速、低延遲應(yīng)用，如AI推理和存內(nèi)計算等場景。這種結(jié)構(gòu)特別強調(diào)高帶寬和計算密度，為新一代計算架構(gòu)提供可能。

制造工藝與堆疊密度

NEO半導(dǎo)體在陣列設(shè)計方面大量借鑒了3D NAND的成熟工藝。例如，字線采用“階梯結(jié)構(gòu)”引出、垂直位線設(shè)計、扇區(qū)化隔離布局等。這些設(shè)計不僅提升了訪問效率，還增強了制造良率。

同時，NEO半導(dǎo)體正在研發(fā)支持512層堆疊結(jié)構(gòu)，其目標是在單芯片內(nèi)實現(xiàn)64Gb至512Gb的容量，相比目前0a節(jié)點的48Gb 2D DRAM，存儲密度能提升10倍以上。這對AI模型訓(xùn)練、大數(shù)據(jù)處理等場景具有極大吸引力。

3D X-DRAM還特別針對AI、HPC等領(lǐng)域做出多項優(yōu)化，比如，3D X-DRAM 用于高帶寬內(nèi)存（HBM），由于其更寬的總線寬度，它將具有更高的帶寬。HBM3e支持1K比特位的總線寬度，預(yù)計2026年HBM4將達到2K位。相比之下，3D X-DRAM 獨特的陣列結(jié)構(gòu)以及支持混合鍵合技術(shù)，能將總線寬度擴展至4K比特位以上，最高可達32K比特位，帶寬提升高達16倍，同時顯著降低功耗和發(fā)熱量，使其成為人工智能應(yīng)用的變革性技術(shù)。

這些優(yōu)勢為未來AI芯片、圖形加速器和數(shù)據(jù)中心存儲帶來顛覆式改變，有望取代部分HBM或成為其有力補充。

最后

當然，NEO半導(dǎo)體并非唯一關(guān)注3D DRAM的企業(yè)。三星、SK海力士和美光等都在推進三維化轉(zhuǎn)型。比如三星正在研發(fā)VS-DRAM（垂直堆疊DRAM），其結(jié)構(gòu)與NEO半導(dǎo)體的1T1C類似。

SK海力士曾披露面向未來HBM結(jié)構(gòu)的3D DRAM實驗計劃，美光則聚焦于TSV優(yōu)化與更低功耗HBM DRAM產(chǎn)品。

NEO半導(dǎo)體的不同之處在于其聚焦創(chuàng)新型單元結(jié)構(gòu)（1T1C/3T0C）和最大限度地借用3D NAND生態(tài)，形成技術(shù)落地路徑上的先發(fā)優(yōu)勢。

目前，NEO半導(dǎo)體的1T0C測試芯片正在開發(fā)中，1T1C測試芯片計劃在2026年亮相。

盡管前路仍需解決制造工藝整合、成本控制與市場驗證等挑戰(zhàn)，但3D X-DRAM顯然是打破當前DRAM密度瓶頸的一次重要嘗試。這不僅是NEO半導(dǎo)體的技術(shù)突破，更是整個存儲行業(yè)朝向三維化、異構(gòu)集成和AI時代轉(zhuǎn)型的縮影。

分享到

崔歡歡

相關(guān)推薦