2018年12月12日，中國存儲與數(shù)據(jù)峰會，存儲可靠性與測試技術(shù)論壇上，華中科技大學副教授吳非老師為我們帶來了《3D CT閃存性能和可靠性分析和優(yōu)化方法研究》的主題演講。主要內(nèi)容為3D堆疊閃存機理分析，3D CT閃存性能特性和可靠性特性分析，以及快速擬合讀參考電壓優(yōu)化讀性能方法。而站在CT隊列的代表方則主要有東芝，三星，SK海力士，長江存儲等。
以下為演講實錄：
現(xiàn)在的3D閃存有兩種組織架構(gòu)，F(xiàn)loating Gate（浮柵）和Charge Trap（電荷捕獲）。我今天主要分享關(guān)于Charge Trap目前的可靠性。
華中科技大學的存儲研究極具歷史性，我們的前輩從六十年代開始就從事硬盤到SSD到各種存儲系統(tǒng)，海量的存儲系統(tǒng)和云存儲，到今天的各種微型存儲器研究，科研隊伍達到500人，甚至超過了一些中型企業(yè)的人數(shù)。
首先來看一下閃存。兩年前，我們基本上切換到了3D堆疊的閃存模式，3D NAND包含兩大陣營，陣營一以英特爾和美光為代表，采用的是Floating Gate（浮柵）型3D堆疊閃存，陣營二以東芝、三星，SK海力士和我國的長江存儲為代表，他們采用的是Charge Trap（電荷捕獲）結(jié)構(gòu)。
其中，兩種結(jié)構(gòu)的本質(zhì)區(qū)別是Charge Trap的結(jié)構(gòu)明顯可以看到中間的存儲層很薄，而Floating Gate存儲層特別厚，原因在于采用Floating Gate的結(jié)構(gòu)是一個導體，上下兩層有兩個絕緣體構(gòu)成了氧化層，我們是將電子存在浮柵層里，而Charge Trap中間的存儲層，我們成為電荷捕獲效應(yīng)，是一個絕緣體，我們知道一個絕緣體的好處在于其電荷存儲進去就像一個網(wǎng)狀結(jié)構(gòu)，電子就被網(wǎng)住不容易出來，因此相對來說，Charge Trap結(jié)構(gòu)的可靠性會更好一些。
Floating Gate的存儲層更薄，原因還在于它是一個導體的形式，隨著我們對它的寫入次數(shù)增加，這個層會被磨的越來越薄，因為是導體，它就會像形成一個通路一樣，電荷很容易泄露，我們的數(shù)據(jù)就沒有辦法在里面正常的存儲，因此Floating Gate的耐久性和Charge Trap比起來，會更差。
而Charge Trap因為是絕緣體，像一個漁網(wǎng)一樣的，電荷被網(wǎng)進以后，不容易跑出，因此這種結(jié)構(gòu)，電荷易進不易出，耐久性就會好一些。但Charge Trap也有它的問題，它的數(shù)據(jù)保持特性（性能指標）更差，稍后我們來看一下原因。
我們知道數(shù)據(jù)是基礎(chǔ)，存儲是基石。為了滿足大數(shù)據(jù)時代的需求，我們要讓存儲容量越大越好，再看今天我們構(gòu)建的大容量存儲芯片，實際上我們只做了三件事：
1.把“房子”越蓋越高。采用了3D堆疊的方式。
2.“房間”里坐的人越來越多，一個單元存儲多個bit。
3.把“墻”越做越薄，制程工藝越來越小，帶來的問題就是串擾越來越嚴重。
而從系統(tǒng)和設(shè)備角度出發(fā)，我們要構(gòu)建一個可靠的設(shè)備或存儲介質(zhì)，必須要清晰地理解這個介質(zhì)的不可靠性究竟是如何產(chǎn)生的？
現(xiàn)在我們來看一下針對Charge Trap結(jié)構(gòu)的3D閃存。我們對它從性能角度上進行了完整性測試。從測試的結(jié)果來看，性能上無外乎是讀寫擦三件事，從它的編程特性來看，隨著P/E Cycle（Program/Erase,編程和擦除周期）的增加，其延遲是越來越小的。
原因是我們在3D閃存的編程里是一個隧穿效應(yīng)，電子更容易進去了，因此它的編程延遲就更小。而從擦除特性看，它的電荷是易進不易出，Charge Trap結(jié)構(gòu)，實際上氧化層很薄，在寫入過程中，又會產(chǎn)生額外的缺陷，就是導致了負電壓，我們知道，本來就加了一個很高的正電壓，有負電壓后正電壓變小，導致電荷更不容易出來，因此它的編程延遲變得越來越大。同時我們看到，這個特性呈現(xiàn)出了一個很強的階梯特性，前期只需要校驗一次，后期要校驗多次。
它的獨特在于讀取Lower page（低內(nèi)存頁）和upper page（高內(nèi)存頁）的延遲基本是一條直線，而它的middle page（中間頁）最慢，想知道讀取過程是怎么發(fā)生的，那么對于lower page和upper page，我們要讀兩次，而對于一個middle page我們有更多次的操作，因此中間頁的延遲會更大一些。
通過這些特性，我們知道了大概的趨勢。好處在于我們作為一個用戶在用的時候，比如大家用的手機，你會知道隨著你使用時間變長，比如手機你用了半年以上，它的磨損度變大，你會覺得手機變慢。
現(xiàn)在，在手機變慢的過程里，我們的存儲存在很大的瓶頸問題，根據(jù)測試過程中所產(chǎn)生的曲線拐點特性，實際上，我們是可以對閃存壽命做一些動態(tài)預測的。
第二，我們看它的可靠性特征。我們發(fā)現(xiàn)Charge Trap和Floating Gate里，Charge Trap有一個新特性，我們稱之為Fast DeTrapping(快速電荷釋放)，就是一個數(shù)據(jù)剛寫入Floating Gate里，或者內(nèi)存頁的時候，我們會發(fā)現(xiàn)它前期的誤碼率上升非常非常快，也就是說在一秒到十秒的時候，你的數(shù)據(jù)剛寫進去，你去讀，這個數(shù)據(jù)基本是不可用的特性。
我們來分析一下它的原因，實際上在Floating Gate內(nèi)部有一個節(jié)點松馳效應(yīng)，有一個電荷移動，就導致了閾值電壓進行很大的漂移，寫進去馬上讀是用自己的原始電壓，因此看上去錯誤率會很高。
同時我們發(fā)現(xiàn)Charge Trap寫入的時候，因為我們說Trap是捕獲效應(yīng)，數(shù)據(jù)剛剛寫進，叫做shadow trap（影像捕獲），寫入一個淺的區(qū)域，實際上電荷沒有鉤住，因此這時電荷很容易被泄露出去，它必須經(jīng)過一秒到十秒之后，才能寫到存儲層里，這樣我們的電荷才是穩(wěn)定的狀態(tài)。因此，對于Charge Trap結(jié)構(gòu)最后有一個不可靠問題，我們稱之為Fast DeTrapping。
第二，研究可靠性時，我們關(guān)注兩個問題——Endurance（耐久性）和，Read Disturb(讀串擾)的問題，我們看一下誤碼率實測的圖，可以發(fā)現(xiàn)Charge Trap整個TLC的特性，如果我們只考慮耐久性，它的P/E Cycle（編程擦除周期）能支撐的次數(shù)其實已經(jīng)接近 2D的MLC特性，整個在空間分布上，不管是Floating Gate還是Charge Trap，在其內(nèi)部都會存在塊分布以及頁分布的不均衡的問題，在測試的過程中，它最多的時候基本可以查到一個數(shù)量級的差別，如圖顯示，可能有的已經(jīng)到了10-3,有的在10-2指數(shù)關(guān)系上。
從整個P/E Cycle和EBER（過高誤比特率）來看，建模過程基本呈現(xiàn)指數(shù)級關(guān)系，而從總的耐久性來看（C）圖的時候，我們認為它能支撐P/E Cycle的有兩個指標，一個是原始誤碼率要低于5×10-3，第二個是編程延遲，在數(shù)據(jù)往里寫的時候，超過一定時間，就會給你一個程序，因此這個時候我們看到平均壽命的次數(shù)基本上與MLC持平。
第三個我們想研究的問題，是編程過程中增加了電壓，我們實際上在編程配置時給它增加了電壓，這也增加了vpass電壓，會導致閾值電壓有一個漂移，這個漂移過程中，我們會看到整個閾值電壓是向右漂移的，而整個低狀態(tài)位受閾值電壓的左右更多一點。
當你想從系統(tǒng)層次上彌補電壓漂移問題的時候，在構(gòu)建模型時，要考慮它其實也是一個階梯性彌補的方式。
然后是Retention（數(shù)據(jù)保存時間）的問題，它跟RBER（過高誤比特率）的關(guān)系，實際上是一個對數(shù)關(guān)系，我們會用AI的方法對這條線做擬合處理，就怕這條線是一個抖動線，那么就很難用擬合的方法把這條線擬合出來，而對于Retention和RBER的對數(shù)關(guān)系，當呈現(xiàn)非拐點線的情況下，我們就可以去把這條線用擬合的方法實現(xiàn)，目前我們實驗室也做了對應(yīng)的研究工作，基本上可以把這條線全部擬合出來。
總結(jié)一下，從特性方面，與Floating Gate相比，Charge Trap的數(shù)據(jù)耐久性非常好，但數(shù)據(jù)保存時間不長。第二，Charge Trap有一個典型問題，從做控制器的層面來講，一定要把這一點避開。第三個，編程和read disutrb都會使電壓向右漂移，Retention是向左漂移，為了能夠整個讀取性能進行優(yōu)化，基于最小二乘快速擬合電壓的方法（吳教授該部分介紹目前暫不公開），能有效地提高閃存的讀取性能，降低它的原始誤碼率。
