噜噜噜综合,又色又爽又高潮免费观看,综合无码一区二区三区四区五区,中文字幕无码人妻aaa片,四虎成人精品永久网站

SPARC輪回：產(chǎn)品的繼承與理性創(chuàng)新

SPARC T5使用經(jīng)過改進(jìn)的SPARC S3核心，后者曾被用于上一代的SPARC T4，每個S3核心都提供1-8個動態(tài)同步線程，時鐘頻率提高到3.6GHz，制程工藝從40nm升級到28nm，16步整數(shù)流水線，支持亂序執(zhí)行(Out of Order)，并在指令集層面加強了16種加密算法和隨機數(shù)生成能力。

除此以外，S3核心針對甲骨文的的虛擬化技術(shù)進(jìn)行優(yōu)化，針對SPARC Hypervisor，S3核心通過指令優(yōu)化以及對SPARC Hypervisor的更進(jìn)一步支持，實現(xiàn)了SPARC虛擬機(Oracle VM for SPARC，即以前的邏輯分區(qū)LDoms)的實時虛擬機遷移能力。

或許是得益于新的28nm制程工藝，SPARC T5的核心數(shù)量相比上一代SPARC T4增加了一倍達(dá)到16個，這也就意味著SPARC T5擁有128線程。除此以外，SPARC T5提供16個浮點單元，每核心提供16KB四路關(guān)聯(lián)指令和數(shù)據(jù)緩存、128KB二級緩存(總計2MB)、所有16個核心共享8MB三級緩存。

在SPARC T5中，用戶還將會看到峰值帶寬高達(dá)12.8GB/s的DDR3-1066內(nèi)存控制器、支持雙路x8的PCI-E 3.0控制器、隨機數(shù)生成器(硬件隨機數(shù))，并在I/O層面進(jìn)行了優(yōu)化。

SPARC T5支持最多八路并行，并且每兩顆處理器之間可直接相連(1-hop)，無需繞過任何總線，一致性雙向內(nèi)存帶寬840GB/s，PCI-E 3.0帶寬256GB/s。光纖互連每個鏈接14條通道，每通道最高帶寬15Gbps。

如果說SPARC T4是甲骨文回到關(guān)鍵業(yè)務(wù)計算服務(wù)器市場的探路石的話，SPARC T5就變成了一個“猛獸”，對于IBM的Power 7+來說，SPARC T5是一個強勁的競爭對手，后者作為一款“過渡產(chǎn)品”，制程從45nm提高到了32nm，每處理器8個核心，最高提供 64 個 4.4 Ghz 核心處理器，或在單系統(tǒng)中提供 128 個 3.7 GHz 的核心處理器，但前者SPARC T5作為一款2發(fā)射亂序處理器的性能則與后者不相上下，而在文章后面，我們也會介紹相應(yīng)的一些基準(zhǔn)測試結(jié)果。

回歸正題，縱觀產(chǎn)品架構(gòu)設(shè)計上，SPARC家族與IBM、英特爾面向關(guān)鍵業(yè)務(wù)的處理器有著顯著不同，在設(shè)計思路方面，IBM和英特爾更傾向于“追求更復(fù)雜、更高主頻、更高單線程性能”的處理器，而SPARC T5的設(shè)計更追求適度的核心頻率以及線程的并行程度，在頻率提升上相應(yīng)保守。

作為SPARC T5的鼻祖，Sun的UltraSPARC T1是一款十分特別的處理器，其追求多線程并行、核心設(shè)計簡單的設(shè)計思路，在第一代產(chǎn)品中，Sun對線程的追求遠(yuǎn)遠(yuǎn)超過當(dāng)時Power處理器：2005年的UltraSPARC T1，提供4、6、8個不同核心每核心4個線程數(shù)的不同版本，32條線程的設(shè)置甚至放在現(xiàn)在，也不能說是十分落伍的產(chǎn)品。

除此以外，Sun當(dāng)時只為T1設(shè)計了一個浮點計算單元(是的，你沒看錯，是只有一個，整個處理器只有一個)，八個核心共享一個浮點計算單元的設(shè)計，使得T1并不適合來執(zhí)行具有大量浮點運算的應(yīng)用，但這款產(chǎn)品，卻十分適合應(yīng)用在互聯(lián)網(wǎng)服務(wù)器領(lǐng)域——這或許也是對當(dāng)年那句“網(wǎng)絡(luò)就是計算機”的最具體回應(yīng)了吧?

但從此后每代SPARC T系列處理器上，我們也會看到SPARC處理器設(shè)計團隊，對這一經(jīng)典產(chǎn)品的繼承與創(chuàng)新，如第二代UltraSPARC T2中，八核心每核心八個線程的設(shè)計，在Sun的手中誕生出了64線程的“神器”，而在當(dāng)時，互聯(lián)網(wǎng)市場并未復(fù)蘇的情況下，Sun也做出了一些妥協(xié)，為UltraSPARC T2每個核心配備了1個浮點運算單元。

從SPARC T5的設(shè)計不難看出，甲骨文仍然承襲了SPARC系列處理器核心簡單、性能效率至上的設(shè)計思路，總體設(shè)計更為貼近應(yīng)用且針對自家的數(shù)據(jù)庫應(yīng)用，簡化了不必要大容量三級緩存設(shè)計，保持了多線程、高單線程能力、少量浮點運算單元的設(shè)計，而在這其中需要特別說的，就是SPARC T5在線程性能、線程效率方面的努力。