AMD服務(wù)器處理器路線圖

AMD 資深微架構(gòu)研究員 Pat Conway 指出，即將于 2010 年推出的 12 核心 Opteron 處理器 Magny-Cours 將會(huì)采用 45nm 制程，它是由兩顆六核心 Istanbul 所組成，并透過Multi-Chip Package 技術(shù)封裝在同一顆處理器上。

12 核心 Opteron 處理器 Magny-Cours縮微圖

Magny-Cours由兩顆六核心Istanbul 所組成

HT總線優(yōu)勢(shì)帶來更靈活12核

多個(gè)核心封裝拼接的情況同Intel Core 2 Quad類似，但不同的是Magny-Cours的兩顆核心是采用Hyper-Transport 3.0通訊協(xié)議直接聯(lián)系，而不需要像 Intel 采用 FSB 技術(shù)，中間通過北橋芯片大幅增加延遲值降低了效率。

兩個(gè)六核核心通過HT總線進(jìn)行高速數(shù)據(jù)交換傳輸

由于制程的進(jìn)步，讓單一Socket 可支持 12 核心，因此現(xiàn)有的 4 Way 系列將可以提供 48 核心的強(qiáng)大運(yùn)算能力，在同一體積下運(yùn)算能力將大幅提升一倍。

微架構(gòu)設(shè)計(jì)方面， Magny-Cours 仍基于現(xiàn)有的 K10 微架構(gòu)，每一個(gè) Die 擁有六顆核心，每顆核心擁有 512KB L2 Cache，并共享 6MB L3 Cache ，再透過 Hyper-Transport Ports 連接另一顆核心。

此外，Magny-Cours 支持 HT Assist 技術(shù)，處理器的內(nèi)存尋址數(shù)據(jù)可存于 L3 Cache 中，約占 1MB 內(nèi)存空間，儲(chǔ)存內(nèi)存系統(tǒng)的尋址數(shù)據(jù)，此舉將減少內(nèi)存系統(tǒng)所出現(xiàn)的延遲，由120ns 減少至只有50ns，但 L3 Cache 容量減少將可能減低命中率，不過，Pat Conway 表示HT Assist 對(duì)命中率并不明顯。

最后，Pat Conway 透露將在 Opteron 處理器中加入類似 Intel Hyper-Threading 的技術(shù)，但效果將進(jìn)一步被強(qiáng)化，相信將會(huì)在下一代微架構(gòu)Bulldozer"推土機(jī)"中出現(xiàn)。他并沒有透露有關(guān)其多線程能力和更多的細(xì)節(jié)，不過AMD的做法和Intel的HT是不同的，類似Sun的同步多線程功能，1個(gè)物理核心擴(kuò)展到4個(gè)線程。

上圖是四路Magny-Cours系統(tǒng)，線程已經(jīng)達(dá)到48個(gè)。

而官方的測(cè)試數(shù)據(jù)也顯示十二核心在整數(shù)和浮點(diǎn)性能方面有很大優(yōu)勢(shì)。

zhabin