傳統(tǒng)上，閃存芯片的制造過程將邏輯電路（CMOS工藝）布置在閃存陣列的外圍，隨后在陣列之下放置CMOS邏輯電路。然而，這種方法存在一定挑戰(zhàn)，因為閃存陣列的高溫處理步驟可能會損害CMOS邏輯電路的健康。

得益于近期晶圓綁定技術(shù)的進(jìn)步，新的CBA工藝允許CMOS晶圓和閃存陣列晶圓獨(dú)立并行加工，然后，再進(jìn)行拼接。

BiCS 8 3D NAND有218層，與之前的BiCS 5（112層）和BiCS 6（162層）相比，層數(shù)大幅增加。

雖然鎧俠跳過了BiCS 7這一代，但BiCS 8繼承了BiCS 6的四平面電荷捕獲結(jié)構(gòu)。該代產(chǎn)品的TLC版本容量為1 Tbit，而QLC版本則有1 Tbit和2 Tbit兩種選擇。

雖然218層的數(shù)量相比競爭對手的最新產(chǎn)品略顯遜色，但鎧俠通過橫向縮放和單元縮小，使其在位密度和運(yùn)行速度上仍具有競爭力（達(dá)到了3200 MT/s）。

相比之下，美光的最新NAND G9擁有276層，其TLC模式下的位密度為21 Gbit/mm2，運(yùn)行速度可達(dá)3600 MT/s。不過，美光的232層NAND運(yùn)行速度僅為2400 MT/s，位密度為14.6 Gbit/mm2。

值得一提的是，CBA混合綁定工藝相比其他廠商的現(xiàn)行工藝具有一定優(yōu)勢，包括美光的CMOS陣列下（CuA）和SK 海力士的4D PUC（芯片下方外圍）技術(shù)。預(yù)計其他NAND供應(yīng)商未來也將逐步轉(zhuǎn)向類似于鎧俠所使用的混合綁定技術(shù)。

原文地址：

https://www.anandtech.com/show/21519/kioxia-details-bics-8-at-fms-2024

zhupb