第五代至強(qiáng)的核心數(shù)從原來的最高60核提高到了64核，而L3緩存則從原來最多105MB提高到了320MB。內(nèi)存雖然還是8通道，但內(nèi)存提高到了DDR5-5600。負(fù)責(zé)CPU之間通信的UPI最高速度達(dá)20GT/s。

第五代的制造工藝跟第四代有較大變化，設(shè)計(jì)有所簡化。從上圖可見，第五代只有兩個(gè)die，die間也只有三個(gè)連接橋。而第四代則有四個(gè)小芯片組成，芯片之間的橋接數(shù)是4個(gè)，兩兩互聯(lián)，對(duì)角線沒有直連。

第五代兩個(gè)die的設(shè)計(jì)最大的好處是可以降低延遲，如上圖所示，在XCC（特別多核心）SKU下的大部分延遲數(shù)據(jù)中，它的延遲都更低，為性能提升打下了基礎(chǔ)。

雖然還是支持CXL 1.1，但這次第五代至強(qiáng)可擴(kuò)展處理器正式支持CXL Type 3設(shè)備了，也就是用作內(nèi)存擴(kuò)展的設(shè)備。

這意味著，除了用原來的DDR內(nèi)存，也能通過CXL連接額外四個(gè)CXL內(nèi)存設(shè)備了，加起來就是12個(gè)通道。

不過，由于CXL 1.1標(biāo)準(zhǔn)還只是在單機(jī)范疇內(nèi)擴(kuò)展內(nèi)存，到了CXL 2.0才能引入CXL交換機(jī)的概念，才能跨系統(tǒng)設(shè)備實(shí)現(xiàn)內(nèi)存池的共享。

更遙遠(yuǎn)的CXL 3.0所特有的雙層交換機(jī)，還得要等更久。

zhupb