此外，臺(tái)積電的 N4P、N3E 和 N2 定制設(shè)計(jì)參考流程 (CDRF) 目前可與西門(mén)子的 Solido Design Environment 軟件配合使用，用于高 sigma 下的先進(jìn)偏差感知驗(yàn)證。用于納米級(jí)模擬、RF、混合信號(hào)、存儲(chǔ)器和定制化數(shù)字電路的電路驗(yàn)證的西門(mén)子 Analog FastSPICE 平臺(tái)，也已成功獲得臺(tái)積電 N5A、N3E、N3P 和 N2 工藝認(rèn)證。作為臺(tái)積電 N4P、N3E 和 N2 工藝 CDRF 的一部分，Analog FastSPICE 能夠支持臺(tái)積電的可靠性感知仿真技術(shù)，解決 IC 老化和實(shí)時(shí)自熱效應(yīng)問(wèn)題，并提供其他可靠功能。

Aprisa 布局布線解決方案獲 N3 技術(shù)認(rèn)證

西門(mén)子的 Aprisa 布局布線解決方案通過(guò)臺(tái)積電的 N3E 工藝認(rèn)證，進(jìn)一步加強(qiáng)西門(mén)子在數(shù)字實(shí)施領(lǐng)域的投資承諾，Aprisa 易于使用，能夠幫助客戶快速向 N3E 節(jié)點(diǎn)遷移。

西門(mén)子數(shù)字化工業(yè)軟件 IC-EDA 執(zhí)行副總裁 Joe Sawicki 表示：“臺(tái)積電的創(chuàng)新速度令人驚嘆，我們很高興能夠與臺(tái)積電建立長(zhǎng)期合作伙伴關(guān)系，持續(xù)優(yōu)化適用于臺(tái)積電新工藝的 EDA 解決方案，讓雙方共同客戶從中受益，滿足客戶快速變化的市場(chǎng)和業(yè)務(wù)需求?！?/p>

臺(tái)積電認(rèn)證西門(mén)子 3D IC 解決方案

多個(gè)西門(mén)子的 3D IC 解決方案也在臺(tái)積電 3DFabric 技術(shù)認(rèn)證方面取得了實(shí)質(zhì)性進(jìn)展。臺(tái)積電已對(duì)西門(mén)子的 Calibre 3DSTACK 軟件進(jìn)行了 3Dblox 2.0 標(biāo)準(zhǔn)認(rèn)證，包括物理分析和電路驗(yàn)證。此項(xiàng)認(rèn)證包括對(duì)小芯片間 DRC 和 LVS 檢查的支持，滿足臺(tái)積電 3DFabric 技術(shù)要求。

此外，臺(tái)積電還認(rèn)證了一系列 Tessent 3D IC 解決方案，包括 Tessent 階層架構(gòu)式 DFT、帶有增強(qiáng)型 TAP 的 Tessent Multi-die（測(cè)試訪問(wèn)端口 – 符合 IEEE 1838 標(biāo)準(zhǔn)）、使用流掃描網(wǎng)絡(luò) (SSN) 和 IEEE 1687 IJTAG 網(wǎng)絡(luò)技術(shù)的原生 FPP (Flexible parallel port) 支持。雙方還按照臺(tái)積電 3Dblox 標(biāo)準(zhǔn)投資構(gòu)建 3D IC 測(cè)試生態(tài)系統(tǒng)，包括已知良好裸片 (KGD) 環(huán)回測(cè)試和利用 BMAP 和 PMAP 標(biāo)準(zhǔn)進(jìn)行物理感知的芯片間故障檢測(cè)及診斷。

xiesc