隨著 SoC 復(fù)雜性不斷提高，驗(yàn)證往往比其它工程任務(wù)更加消耗算力和人力，如何縮短驗(yàn)證周期已成為產(chǎn)品按時(shí)上市的關(guān)鍵。Verisium 平臺(tái)的發(fā)布代表了電子設(shè)計(jì)自動(dòng)化（EDA）利用大數(shù)據(jù)和人工智能來優(yōu)化整個(gè) SoC 設(shè)計(jì)和驗(yàn)證過程，由單運(yùn)行（single-run）、單引擎（single-engine）向多運(yùn)行（multi-run）、多引擎（multi-engines）的全新算法轉(zhuǎn)變。通過部署 Verisium 平臺(tái)，匯集所有波形、覆蓋率、報(bào)告和日志文件等驗(yàn)證數(shù)據(jù)于 Cadence JedAI 平臺(tái)中，在此平臺(tái)上建立機(jī)器學(xué)習(xí)（ML）模型和發(fā)掘更多特定指標(biāo)，進(jìn)而將其應(yīng)用于全新系列工具上，從而極大地提高驗(yàn)證工作效率。借助 Cadence JedAI 平臺(tái)，Cadence 能夠?qū)⑵湓跀?shù)據(jù)和人工智能方面的計(jì)算軟件創(chuàng)新成果，統(tǒng)一應(yīng)用在 Verisium AI-Driven 驗(yàn)證，Cerebrus Intelligent Chip Explorer AI-Driven 實(shí)現(xiàn)和 Optimality Intelligent System Explorer AI-Driven 系統(tǒng)分析等產(chǎn)品中。

Verisium 平臺(tái)初版應(yīng)用套件包括以下選項(xiàng)：

• 構(gòu)建機(jī)器學(xué)習(xí)模型，通過對同源的多個(gè)測試故障進(jìn)行預(yù)測和分類，以實(shí)現(xiàn)回歸故障類選等重復(fù)性工作的自動(dòng)化。

• 通過算法對 IP 或 SoC 的多版源碼變更進(jìn)行比較及分類，并依據(jù)其對系統(tǒng)行為的干擾程度進(jìn)行排序，來幫助定位潛在 bug 熱點(diǎn)的解決方案。

• 應(yīng)用強(qiáng)大的人工智能引擎來分析多個(gè)運(yùn)行案例的波形，揭示最有可能導(dǎo)致測試失敗的信號(hào)和時(shí)間點(diǎn)。

• 與 Cadence JedAI Platform 及業(yè)界標(biāo)準(zhǔn)修訂管理系統(tǒng)進(jìn)行集成，建立源代碼變更、測試報(bào)告和日志文件的機(jī)器學(xué)習(xí)模型，預(yù)測哪些源代碼簽入（check-in）最有可能引起故障的發(fā)生。

• 提供從 IP 到 SoC，從單運(yùn)行（single-run）到多運(yùn)行（Multi-run）的整體調(diào)試解決方案。支持波形、電路圖、驅(qū)動(dòng)跟蹤和 SmartLog 技術(shù)上的快速、完整的互動(dòng)式和后處理式調(diào)試流程。Verisium Debug 與 Cadence JedAI Platform 及其它 Verisium 應(yīng)用程序原生集成，支持同時(shí)自動(dòng)比較通過和失敗的測試用例，來實(shí)現(xiàn) AI-Driven 的溯源分析。

• 將 Cadence 在 IP 和 SoC 級(jí)全流程驗(yàn)證管理解決方案，包括驗(yàn)證規(guī)劃、工作調(diào)度和多引擎覆蓋率，統(tǒng)統(tǒng)整合到 Cadence JedAI 平臺(tái)中，同時(shí)還擴(kuò)展出新的旨在提高計(jì)算服務(wù)集群效率的 AI-Driven 測試集優(yōu)化技術(shù)。Verisium Manager 還可直接與其它 Verisium 應(yīng)用程序集成，通過統(tǒng)一的網(wǎng)頁版管控臺(tái)即可交互式部署一個(gè)完整的 Verisium 平臺(tái)。

“人工智能和大數(shù)據(jù)正在改變我們所處的世界，”Cadence 高級(jí)副總裁兼系統(tǒng)與驗(yàn)證事業(yè)部總經(jīng)理 Paul Cunningham 表示，“為了實(shí)現(xiàn)我們核心 EDA 業(yè)務(wù)這種轉(zhuǎn)變，我們必須開發(fā)新的技術(shù)，優(yōu)化驗(yàn)證過程的多運(yùn)行和多引擎技術(shù)。通過 Verisium 平臺(tái)，我們邁入了基于 Cadence JedAI Platform 的 AI-Driven 驗(yàn)證新時(shí)代。我們的旅程才剛剛開始，但用戶已經(jīng)看到，使用 Verisium 平臺(tái)可以顯著提升驗(yàn)證產(chǎn)能和效率?！?/p>

Verisium AI-Driven 驗(yàn)證平臺(tái)是 Cadence 驗(yàn)證全流程的一部分，此外還包括 Palladium Z2 硬件仿真、Protium X2 原型驗(yàn)證、Xcelium 軟件仿真、Jasper 形式驗(yàn)證平臺(tái)以及 Helium Virtual and Hybrid Studio。Cadence 驗(yàn)證全流程提供了最高的驗(yàn)證吞吐量，在有限的時(shí)間內(nèi)盡可能發(fā)現(xiàn)更多的 bug 和實(shí)現(xiàn)更多的溯源分析，讓項(xiàng)目各方面的投資都做到物盡其用。Verisium 平臺(tái)和驗(yàn)證全流程支持 Cadence 智能系統(tǒng)設(shè)計(jì)（Intelligent System Design）戰(zhàn)略，助力實(shí)現(xiàn) SoC 卓越設(shè)計(jì)。

客戶評價(jià)：

“為了滿足我們的客戶日益增長的性能需求，聯(lián)發(fā)科的創(chuàng)新型移動(dòng) SoC、智能家居、互聯(lián)和物聯(lián)網(wǎng)產(chǎn)品的規(guī)模性和復(fù)雜性持續(xù)增長。因此，功能驗(yàn)證已經(jīng)成為項(xiàng)目進(jìn)度中的一個(gè)關(guān)鍵瓶頸，我們與 Cadence 一樣，對改變驗(yàn)證生產(chǎn)力的新一代 AI-Driven 的多運(yùn)行技術(shù)充滿期待。與 Cadence 的緊密合作證實(shí)了 Verisium 平臺(tái)在自動(dòng)查找錯(cuò)誤根源方面表現(xiàn)突出，我們正在 IP 和 SoC 驗(yàn)證團(tuán)隊(duì)中擴(kuò)大這一工具的部署規(guī)模?！?/p>

— ChinhTran，聯(lián)發(fā)科硅產(chǎn)品開發(fā)部副總經(jīng)理

“隨著 SoC 的復(fù)雜性不斷增加，SoC 級(jí)驗(yàn)證是確保按時(shí)流片的一個(gè)關(guān)鍵步驟。我們看到人工智能和大數(shù)據(jù)在大幅提高設(shè)計(jì)和驗(yàn)證效率方面具有巨大的潛力。我們正在與 Cadence 密切合作，在移動(dòng) SoC 設(shè)計(jì)中部署 Verisium 平臺(tái)。事實(shí)證明，該平臺(tái)在對錯(cuò)誤根源進(jìn)行自動(dòng)分類和分析上表現(xiàn)非常出色?！?/p>

— S. Brian Choi，三星電子副總裁

“為了應(yīng)對 IP 和 SoC 設(shè)計(jì)復(fù)雜性的快速增長，驗(yàn)證一直是 STM32 微控制器面臨的主要挑戰(zhàn)。Cadence 的數(shù)據(jù)驅(qū)動(dòng)功能驗(yàn)證平臺(tái)和利用人工智能技術(shù)的應(yīng)用程序表現(xiàn)出色，是解決這一挑戰(zhàn)的不二之選。ST 和 Cadence 基于一致的愿景展開緊密合作，在 ST 部署了多個(gè) Verisium 應(yīng)用程序。結(jié)果證明，利用 Verisium AutoTriage、SemanticDiff 和 WaveMiner，功能驗(yàn)證的效率得到了顯著提升。使用 Verisium 應(yīng)用程序和 Cadence JedAI Platform，我們希望快速達(dá)到 IP 和 SoC 設(shè)計(jì)錯(cuò)誤分類和定位的顯著提升。”

— Mirella Negro Marcigaglia，STMicroelectronics 公司 STM32 數(shù)字驗(yàn)證經(jīng)理

xiesc