為充分利用優(yōu)化代碼的優(yōu)勢(shì)，英特爾® 安騰® 2 處理器配備了極其大量的執(zhí)行資源。它具備 128 個(gè)通用寄存器，每周期可執(zhí)行多達(dá) 6 條同步指令（在將來(lái)實(shí)施中這個(gè)數(shù)目還可能增加）?；诰幾g器的優(yōu)化和高度并行處理的結(jié)合，實(shí)現(xiàn)了更高效的 ILP 和更高的吞吐量。7借助持續(xù)改進(jìn)的編譯器，它還為進(jìn)一步增加ILP 提供了經(jīng)濟(jì)高效的途徑。

       EPIC 依賴編譯器來(lái)優(yōu)化 ILP，無(wú)需在硬件上執(zhí)行該功能。這就減少了對(duì)長(zhǎng)指令流水線和大量復(fù)雜的、耗能的邏輯電路的需求。從而，英特爾® 安騰® 2 處理器就有了體積相對(duì)較小、性能出色且相當(dāng)節(jié)能的內(nèi)核。

圖 3.
  
      這聽來(lái)似乎難以置信，因?yàn)橛⑻貭?reg; 安騰® 2 處理器被認(rèn)作是一款相當(dāng)大的處理器。然而，它依靠的是其相當(dāng)大的高速緩存（在當(dāng)前設(shè)計(jì)中達(dá) 9 MB，在下一代雙核設(shè)計(jì)中將達(dá) 24 MB）。和競(jìng)爭(zhēng)架構(gòu)相比，其內(nèi)核本身相當(dāng)小，同時(shí)也更節(jié)能。這使英特爾將來(lái)可更輕松地在每個(gè)處理器中集成更多的內(nèi)核11，同時(shí)為大型高速緩存配置留出充足的空間和功率。

      在廣泛的行業(yè)性能指標(biāo)評(píng)測(cè)和實(shí)際工作負(fù)載上，英特爾® 安騰® 2 處理器已經(jīng)實(shí)現(xiàn)了出色的每?jī)?nèi)核性能。它可利用編譯器優(yōu)化支持漸增的 ILP，這將有助于實(shí)現(xiàn)每?jī)?nèi)核性能的持續(xù)改進(jìn)。加之其對(duì)于多核實(shí)施的優(yōu)勢(shì)，這為性能擴(kuò)充提供了極大的潛力，預(yù)計(jì)將在未來(lái)促進(jìn)快速、持續(xù)的特性發(fā)展。（圖 3）。
  
      頻率增長(zhǎng)的關(guān)鍵優(yōu)勢(shì)之一便是可為現(xiàn)有代碼持續(xù)擴(kuò)充性能。EPIC 設(shè)計(jì)用來(lái)從具體的硬件實(shí)施中提取軟件并行性，因此提供了相似的優(yōu)勢(shì)。由此，軟件無(wú)需重新編譯來(lái)充分利用硬件資源進(jìn)一步增加的優(yōu)勢(shì)（例如更多的寄存器、每時(shí)鐘周期更多的指令等）。13 這將使現(xiàn)有應(yīng)用的性能增加更為輕松，軟件優(yōu)化的需求也更少。
  
      首款雙核英特爾® 安騰® 2 處理器（代碼為 Montecito）中，EPIC 架構(gòu)快速性能擴(kuò)充的潛力就已充分顯示。這一處理器實(shí)現(xiàn)了兩倍于其前代處理器的的性能（圖 4），同時(shí)還將能耗從 130 瓦降低到 100 瓦，實(shí)現(xiàn)了功效 2.5 倍的提升。

      雙核英特爾® 安騰® 2 處理器僅向未來(lái)更多內(nèi)核的時(shí)代邁出了第一步。英特爾已開發(fā)了四代處理器，每款都可在企業(yè)、高性能計(jì)算與高密度環(huán)境中提供理想處理效果（圖 5）。憑借更多的內(nèi)核和日漸增長(zhǎng)的每?jī)?nèi)核性能，英特爾® 安騰® 2 處理器將持續(xù)突破并行限制，促進(jìn)新型和現(xiàn)有應(yīng)用提供更出色的性能。

多易