大家可能還記得，英特爾公司曾提出一項(xiàng)極具野心的發(fā)展目標(biāo)：在2020年之前以20兆瓦功率支撐起百億億次級別的芯片處理性能。但這一目標(biāo)正面對一道難以逾越的障礙——物理定律。

當(dāng)英特爾于2011年首次公布該宣言時(shí)，芯片巨頭提出了一系列技術(shù)方案，旨在彌合當(dāng)前處理器與發(fā)展目標(biāo)高達(dá)多個數(shù)量級的性能差距，并提高執(zhí)行效率。

已經(jīng)被英特爾成功攻克的技術(shù)難題包括利用近閾值電壓處理器(簡稱NVP)實(shí)現(xiàn)超低功耗，通過Hybrid Memory Cube等系統(tǒng)構(gòu)建的內(nèi)存堆疊機(jī)制，以及已經(jīng)被英特爾用于大規(guī)模多核心至強(qiáng)Phi平臺的異步處理系統(tǒng)等。

但隨著英特爾在技術(shù)領(lǐng)域的步步深入，他們開始遭遇更多新難題與新挑戰(zhàn)，這一切讓前行中的每一小步都變得無比艱辛。

“目前新技術(shù)可謂層出不窮，而這些技術(shù)都將給我們建議系統(tǒng)的方式產(chǎn)生深遠(yuǎn)影響，”英特爾公司百億億次系統(tǒng)首席架構(gòu)師Al Gara在本屆IDF的一場主題演講中表示。

他解釋稱，其中最大的變數(shù)在于英特爾所采用的內(nèi)存類型，不同的選擇將帶來完全不同的結(jié)果。

他表示：“說起高性能計(jì)算與內(nèi)存工作機(jī)制的發(fā)展方向，目前擺在我們面前的道路有兩條：其一是繼續(xù)堅(jiān)持DRAM路線不動搖，并且在未來很長一段時(shí)間內(nèi)始終以DRAM為首選方案，”另一條則是“如果新的內(nèi)存技術(shù)之一迎來實(shí)質(zhì)性進(jìn)化，那么以此為基礎(chǔ)構(gòu)建起的新體系將讓設(shè)計(jì)方案走向完全不同的軌道。”

這些新型技術(shù)包括自旋轉(zhuǎn)移力矩內(nèi)存、納米機(jī)構(gòu)RAM、相變存儲器以及其它新興的非易失性記憶體技術(shù)。所有這些方案都承諾帶來五到十倍的性能提升，其中某些還會帶來新的計(jì)算可能性。

但問題在于，英特爾還不清楚這些技術(shù)能否及時(shí)發(fā)展成熟，從而扮演新一代標(biāo)準(zhǔn)化內(nèi)存方案的重要角色。而在此之前，芯片巨頭不可能投入大量人力物力來研究和實(shí)施這些技術(shù)。

有鑒于此，我們詢問Gara：英特爾還要等待多久才會押下這一輪賭注——即在DRAM與新興內(nèi)存技術(shù)之間做出選擇。他回應(yīng)道：“也許一年半到兩年。在這樣的時(shí)間框架中，大家將看到這些技術(shù)逐步轉(zhuǎn)化為實(shí)際產(chǎn)品。也許到時(shí)候它們還不足以徹底取代DRAM，但至少我們會將其視為切實(shí)可行的備選機(jī)制。”

“在這些技術(shù)迎來進(jìn)一步簡化并投放市場之前，我們無法給出確切結(jié)論。”

這意味著英特爾的超級計(jì)算機(jī)之夢目前面對著兩條截然不同的路線：要么繼續(xù)死抱DRAM不放，將其作為創(chuàng)建系統(tǒng)的最佳方案。這當(dāng)然有些棘手，因?yàn)?ldquo;如果我們?nèi)匀谎赜肈RAM，那么隨著計(jì)算性能的提升、我們將必須要步步下調(diào)內(nèi)存容量來保證性能不受影響，”Gara指出，“到那個時(shí)候，我們會考慮增加線程數(shù)量。”

這樣一來，我們必須要創(chuàng)建各種新的編程方式來實(shí)現(xiàn)隱式并行，同時(shí)通過光學(xué)連接等高速互連與芯片數(shù)據(jù)總線系統(tǒng)來構(gòu)建大部分低內(nèi)存容量、高計(jì)算性能的環(huán)境。

如果內(nèi)存?zhèn)溥x技術(shù)之一迎來跨越式發(fā)展，情況則大大不同。舉例來說，假設(shè)自旋力矩內(nèi)存能夠成為新時(shí)代標(biāo)準(zhǔn)，那么計(jì)算的執(zhí)行方式也將書寫出新的篇章。

“我們可以利用該材料的磁特性，”Gara表示。這樣我們就能夠利用新內(nèi)存技術(shù)的物理屬性代替以往的傳統(tǒng)邏輯門，進(jìn)而將設(shè)計(jì)方案的尺寸縮小25%，Gara如是說。

不過如果采用此類形式的內(nèi)存方案，英特爾需要做出一系列努力才能真正發(fā)揮其實(shí)際效果。“這些存檔系統(tǒng)的訪問時(shí)間在經(jīng)過優(yōu)化后仍有幾十毫秒，但在非易失性記憶體技術(shù)的支持下，訪問時(shí)間可降低至幾十納秒，”剛剛離開英特爾公司的前實(shí)驗(yàn)室首席科學(xué)家Justin Rattner在去年IDF中指出。

雖然內(nèi)存方案的選擇給英特爾提出了難題，但芯片巨頭同時(shí)也把注意力放在其它存在發(fā)展?jié)摿Φ念I(lǐng)域——例如光子技術(shù)。

從目前來看，該公司正借助四種不同波長的光線實(shí)現(xiàn)50Gbps的互連傳輸能力，并有意通過八種不同波長的光線帶來100Gbps帶寬。英特爾認(rèn)為只要不斷增加波長類型與傳輸效率，Tb級別的帶寬也將最終成為現(xiàn)實(shí)。

遺憾的是光子機(jī)制在傳輸時(shí)所需要的能量比傳統(tǒng)銅纜更多。“雖然在很多領(lǐng)域確實(shí)擁有巨大優(yōu)勢，但光學(xué)傳輸帶來的耗電增量也是我們必須留意的關(guān)鍵之一，”Gara解釋道。

但這些與高速內(nèi)存介質(zhì)(也包括參數(shù)更出色的DRAM方案)相結(jié)合的帶寬意味著英特爾需要拿出與之相匹配的新一代CPU。為了達(dá)成這一目標(biāo)，芯片巨頭專注于線程擴(kuò)展，同時(shí)在緩存共享、啟動成本、同步成本以及負(fù)載/執(zhí)行平衡等多個領(lǐng)域做出改進(jìn)。

單靠提升時(shí)鐘速率還不足以實(shí)現(xiàn)改進(jìn)目標(biāo)。“我們在主頻方面已經(jīng)達(dá)到極限，”他表示。即使英特爾能夠在這方面再做出小幅提升，情況也不會出現(xiàn)實(shí)質(zhì)性變化：“如果我突然拿出一塊主頻達(dá)到THz級別的處理器，內(nèi)存系統(tǒng)的滯后將導(dǎo)致速度表現(xiàn)仍然無法令人滿意。”

替代方案之一在于約束性規(guī)劃模型，它能夠?yàn)榧軜?gòu)相對簡單的核心帶來更高主頻，他解釋稱。這一成果與專注于調(diào)整電壓供給的近閾值電壓處理器(于去IDF上首次亮相)相結(jié)合能夠有效降低產(chǎn)品的額定功率，從而幫助英特爾成功擺脫功耗膨脹的難題。“難點(diǎn)在于，在降低電壓的同時(shí)、芯片主頻也會隨之降低。”

英特爾當(dāng)前面對的最大障礙正是在于這里：隨著向目標(biāo)的不斷前行，物理定律總是一次又一次給芯片巨頭施以重?fù)?mdash;—這種壓力有時(shí)來自材料本身、有時(shí)則源自信息的物理傳輸機(jī)制。想用更精密的芯片工藝解決問題?電壓分耗令人頭痛不已。想利用光學(xué)機(jī)制提升速率?夸張的功耗又讓人難以接受。

不過英特爾始終沒有放棄追尋方案的努力。根據(jù)Gara的說法，在電路中塞進(jìn)更多計(jì)算能力的方法之一，在于以邏輯為核心實(shí)施信息交付，從而利用時(shí)間間隔傳輸計(jì)算性能。

“決定能源效率的關(guān)鍵因素在于線纜的具體長度以及我們需要使用的線纜數(shù)量。事實(shí)上，我們所使用的并非時(shí)間資源——及時(shí)構(gòu)建起編碼信息并不是問題，”他指出。“如果我在單一線纜中發(fā)送一條信號，時(shí)間將被消耗在傳輸?shù)倪^程中——這就是我們對信息進(jìn)行編碼的方式。目前信息編碼需要消耗芯片主頻，同時(shí)帶來理想的能耗水平。問題是，同樣的機(jī)制是否也能作用于邏輯層面?”

面對這個問題，英特爾也沒能找到正確的答案，但他們無疑正在努力探索——試圖拋開某些看似無法克服的阻礙，從而在追尋百億億次解決方案的道路上更進(jìn)一步。

不過就算英特爾成功在規(guī)定時(shí)間框架內(nèi)實(shí)現(xiàn)百億億次目標(biāo)，整個過程也將再次循環(huán)，Gara表示。因?yàn)楦鶕?jù)蘭道爾原則——這一理論為計(jì)算成本設(shè)定了下限——英特爾仍有很長的道路要走。

“事實(shí)證明，百億億次計(jì)算性能的最低額定功率為16瓦;有趣的是，16瓦正是人類大腦的運(yùn)作功率。因此從計(jì)算科學(xué)的理論角度看，16兆瓦功率應(yīng)該足以支持yottaflop(即每秒1024次)級別的浮點(diǎn)運(yùn)算能力。”他無奈地表示。