手持MIC早期測試用樣品的Intel副總裁、Data Center部門主管Kirk Skaugen

MIC：超過1000名工程師參與研發(fā)的大計(jì)劃

MIC（Many Intergrated Core）計(jì)劃就如其名，是將多個(gè)（遠(yuǎn)超目前桌面CPU的核心數(shù)量）核心整合在一起的處理器，系列開發(fā)代號(hào)為"Knights"，面向HPC（High Performance Computing）高性能計(jì)算領(lǐng)域。

現(xiàn)有的不少超級(jí)計(jì)算機(jī)，以及未來的HPC用處理器如我們之前介紹的NVIDIA Echelon等，均采用以CPU為主體，主力運(yùn)算基于GPU的混合加速運(yùn)算架構(gòu)(Heterogeneous)。于此不同的是，Knights系列則屬 于采用和主CPU架構(gòu)基本相同的多個(gè)x86核心集成來輔助主CPU運(yùn)算的類型（Homogeneous）。現(xiàn)有樣品代號(hào)為"Knights Ferry"，集成45nm工藝制造的32個(gè)x86核心，連接界面采用PCI-Express x16，已分發(fā)給MIC計(jì)劃的合作伙伴，供它們?cè)诖嘶A(chǔ)上進(jìn)一步研究和開發(fā)?！　?/p>

目前Knights Ferry的合作伙伴，和NVIDIA的Echelon一樣也是群英薈萃

不過Knights Ferry所集成的x86核心和Intel桌面CPU還不太一樣，它采用的指令集和Intel在Sandy Bridge中引入的AVX類似，但進(jìn)一步擴(kuò)展到了512bit。記憶力好的讀者可能還記得Intel之前夭折的GPU開發(fā)計(jì) 劃"Larrabee"，Intel現(xiàn)在證實(shí)，MIC項(xiàng)目的主體就是對(duì)Larrabee計(jì)劃作出修正和繼承多數(shù)成果的Knights系列，說MIC計(jì)劃是 Larrabee的“轉(zhuǎn)世重生”也不為過，但轉(zhuǎn)世后的“心臟”卻不一樣了?！　?/p>

Knights Ferry加速卡的工程樣品，延續(xù)Larrabee時(shí)代的設(shè)計(jì)，同時(shí)為PCI-E輔助供電接口預(yù)留了空位。Skaugen稱下一個(gè)版本將會(huì)改變?cè)O(shè)計(jì)

關(guān)于MIC計(jì)劃的進(jìn)展，Skaugen稱“開發(fā)一直在按照預(yù)定計(jì)劃進(jìn)行中。Intel將依靠此MIC架構(gòu)實(shí)現(xiàn)在2018年HPC計(jì)算達(dá)到ExaScale的目標(biāo)”?！　?/p>

Intel揭示了以MIC架構(gòu)處理器作為武器，在2018年實(shí)現(xiàn)ExaScale的目標(biāo)

至于ExaScale，則是指擁有1Exa FLOPS（=1000Peta FLOPS，10的18次方）浮點(diǎn)運(yùn)算能力的超級(jí)計(jì)算機(jī)。針對(duì)此目標(biāo)，Intel在8月30日成立了子公司Intel Federal，專門與美國聯(lián)邦政府機(jī)構(gòu)協(xié)作研究高性能計(jì)算機(jī)。Skaugen稱，子公司目前的主要使命是與美國政府?dāng)y手達(dá)成ExaScale的目標(biāo)，此 外也不排斥而是歡迎其他國家參與合作。

接下來就是走向ExaScale途中具體的產(chǎn)品路線圖，Skaugen重申了Knights系列下一代產(chǎn)品將是采用22nm工藝制造，可在編程環(huán)境 中同時(shí)利用50個(gè)x86核心的Knights Corner。他還透露作為通向ExaScale的重要一站，目前階段的MIC計(jì)劃有約1000人的Intel工程師參與研發(fā)，顯示了Intel對(duì)于 ExaScale目標(biāo)的決心。　　

Knights Corner采用22nm工藝制造，將集成50個(gè)以上的x86核心，但具體數(shù)目是多少目前仍然未知

實(shí)現(xiàn)ExaScale目標(biāo)過程中意外的阻礙

此次在日本舉行的新聞發(fā)布會(huì)邀請(qǐng)的客座演講嘉賓為東京大學(xué)石川裕博士，石川在東京大學(xué)的研究工作主要是是研究用MIC計(jì)劃產(chǎn)品能組建怎樣的HPC系統(tǒng)。

石川裕，東京大學(xué)研究生院情報(bào)理工學(xué)系計(jì)算機(jī)科學(xué)專業(yè)教授

石川自稱選擇MIC的主要理由是“單獨(dú)的GPU無法運(yùn)轉(zhuǎn)”，沒有主CPU的輔助GPU在通用計(jì)算中的作用也無從發(fā)揮，而集成多個(gè)x86核心的MIC 就不一樣（按：這也就是之前提到過的為什么NVIDIA要開發(fā)自家CPU Denver的原因）。此外作為單一CPU架構(gòu)組成的MIC，另一個(gè)有利之處就是通用性要比GPGPU高。

石川研究組目前的主要課題是開發(fā)使用MIC的HPC用操作系統(tǒng)與應(yīng)用軟件。今后的研究方向?qū)⒉粌H限于發(fā)揮MIC的計(jì)算能力，也將注意提高I/O部分 的性能。石川稱：“HP的計(jì)算能力不僅僅用于單純的科學(xué)計(jì)算，在細(xì)胞、結(jié)構(gòu)生物學(xué)等需要解析大量數(shù)據(jù)的應(yīng)用也能發(fā)揮作用，為此需要改善I/O性能。”石川 研究組今后的目標(biāo)是開發(fā)滿足并行計(jì)算性能和I/O性能同時(shí)提高要求的硬件和軟件。　　

石川舉例說明MIC架構(gòu)的優(yōu)點(diǎn)，包括通用性、開放性和Intel給予的研發(fā)支持　　

石川說明后Peta（即Exa）Scale級(jí)別系統(tǒng)的要求和解決方法，針對(duì)需進(jìn)行大量數(shù)據(jù)解析的應(yīng)用，需要著重于提高I/O性能、浮點(diǎn)運(yùn)算性能和并行計(jì)算性能

石川研究組的另外一個(gè)針對(duì)ExaScale的課題就是故障。ExaScale級(jí)別的硬件肯定需要比之前更多的能源，而Skaugen和石川都提到目前工藝制造出的ExaScale級(jí)別超級(jí)計(jì)算機(jī)功耗完全超出范圍，根本無法運(yùn)行，所以改進(jìn)工藝降低功耗是個(gè)很重要的課題。

集成大量CPU的ExaScale超級(jí)計(jì)算機(jī)的強(qiáng)大能力使得它如果遭到硬件故障宕機(jī)一日，后果不堪設(shè)想。石川研究的另一個(gè)課題就是在HPC遭遇硬件故障無法使用之前導(dǎo)出和備份運(yùn)算數(shù)據(jù)?！　?/p>

石川研究組開發(fā)的軟件架構(gòu)，HPC中主CPU運(yùn)行Linux Kernel，MIC運(yùn)行Micro Kernel，通過PCI-E界面連接并共用網(wǎng)絡(luò)接口

小結(jié)

Intel已經(jīng)在Knights系列產(chǎn)品和MIC架構(gòu)上投入了巨額資金和研發(fā)力量，并且此技術(shù)目前還毫無進(jìn)入消費(fèi)級(jí)別市場的跡象。Larrabee計(jì)劃也早已取消，未來Intel的集成GPU采用MIC技術(shù)的可能性也很低，可能只會(huì)達(dá)到共用指令集的程度。

Intel、NVIDIA相繼在目標(biāo)為ExaScale計(jì)算能力的道路上越走越遠(yuǎn)，此外還有IBM和Oracle在虎視眈眈，沒有拿出HPC計(jì)劃的主流芯片企業(yè)只剩AMD一家，相信在2018年為ExaScale設(shè)定的目標(biāo)達(dá)成年到來前業(yè)界還會(huì)有一番龍爭虎斗。

zhabin