這項(xiàng)新的 AMD 和 Exegy STAC-T0 高精度時(shí)間戳基準(zhǔn)記錄采用 AMD Alveo UL3524 加速卡實(shí)現(xiàn)，AMD Alveo UL3524 加速卡是一款專為快速交易執(zhí)行而設(shè)計(jì)的金融科技卡，由 AMD Virtex UltraScale+ FPGA 提供支持，在配備 AMD EPYC 7313 處理器的戴爾 PowerEdge R7525 服務(wù)器中的 Exegy nxFramework 和 Exegy nxTCP-UDP-10g-ULL IP 核上運(yùn)行，并配備 Arista 7130 平臺(tái)和 Arista MetaWatch 7130 設(shè)備。

AMD Alveo UL3524 加速卡具備突破性的收發(fā)器架構(gòu)、78 萬個(gè) LUT 的 FPGA 架構(gòu)以及 1680 個(gè) DSP 計(jì)算片。該產(chǎn)品旨在加速硬件中的自定義交易算法，交易者可以根據(jù)自定義算法和 AI 交易策略定制其設(shè)計(jì)。

AMD 自適應(yīng)和嵌入式計(jì)算事業(yè)部數(shù)據(jù)中心產(chǎn)品營(yíng)銷總監(jiān) Girish Malipeddi 表示：“在超低時(shí)延交易中，1 納秒即可決定交易的盈虧。這項(xiàng)基準(zhǔn)測(cè)試展示了經(jīng)過獨(dú)立量化和驗(yàn)證的真實(shí)結(jié)果，展現(xiàn)了 AMD 如何從整體上推動(dòng)高速交易和金融技術(shù)突破邊界與可能性?！?

Exegy 提供了由必要的 FPGA IP 和相關(guān)軟件組成的應(yīng)用，以實(shí)現(xiàn) Alveo UL3524 卡上的 STAC-T0 基準(zhǔn)測(cè)試要求。

Exegy FPGA 解決方案總監(jiān) Olivier Cousin 表示：“通過完成此次最新 STAC-T0 基準(zhǔn)測(cè)試，Exegy 和 AMD 很高興能夠創(chuàng)下 tick-to-trade 時(shí)延記錄。今年的 STAC-T0 采用 Exegy 的 FPGA 開發(fā)框架和新的超低時(shí)延 TCP-UDP IP 協(xié)議棧，取得了迄今為止最出色的公開結(jié)果?！?

xiesc