Catapult AI NN 集成了用于機(jī)器學(xué)習(xí)硬件加速的開源軟件包 hls4ml，以及用于高層次綜合的西門子 Catapult? HLS 軟件。Catapult AI NN 由西門子與美國能源部費米實驗室以及其他為 hls4ml 做出貢獻(xiàn)的機(jī)構(gòu)合作開發(fā)，能滿足機(jī)器學(xué)習(xí)加速器設(shè)計對于定制芯片功耗、性能和面積 (PPA) 方面的獨特要求。

西門子數(shù)字化工業(yè)軟件副總裁兼高層次設(shè)計、驗證和功耗總經(jīng)理 Mo Movahed 表示：“無論是神經(jīng)網(wǎng)絡(luò)模型的交接過程，還是其向硬件實現(xiàn)的手動轉(zhuǎn)換，效率都非常很低，并且耗時、容易出錯，特別是在創(chuàng)建和驗證針對特定性能、功耗和面積定制的硬件加速器變體時。通過讓科學(xué)家和 AI 專家充分利用行業(yè)標(biāo)準(zhǔn)的 AI 框架 （例如神經(jīng)網(wǎng)絡(luò)模型設(shè)計），并將這些模型無縫綜合到已經(jīng)經(jīng)過 PPA 優(yōu)化的硬件設(shè)計中，我們能夠為 AI/ML 軟件工程師創(chuàng)造更多可能。使用西門子新的 Catapult AI NN 解決方案，開發(fā)人員能夠在軟件開發(fā)過程中自動實現(xiàn)神經(jīng)網(wǎng)絡(luò)模型，同時進(jìn)行 PPA 優(yōu)化，有效提升 AI 的開發(fā)效率，并實現(xiàn)加速創(chuàng)新?！?

隨著 runtime AI 和機(jī)器學(xué)習(xí)任務(wù)從數(shù)據(jù)中心遷移至消費電器、醫(yī)療設(shè)備等領(lǐng)域，客戶對合適大小的 AI 硬件的需求也在快速增長，以減少功耗，降低成本，并實現(xiàn)終端產(chǎn)品差異化。然而，比起可綜合的 C++、Verilog 或 VHDL，多數(shù)機(jī)器學(xué)習(xí)專家更習(xí)慣使用 TensorFlow、PyTorch 或 Keras 等工具。過去，AI 專家要在合適大小的 ASIC 或 SoC 實現(xiàn)中加快機(jī)器學(xué)習(xí)應(yīng)用，其實并沒有捷徑可走。hls4ml 計劃旨在將 TensorFlow、PyTorch 或 Keras 等 AI 框架中的神經(jīng)網(wǎng)絡(luò)描述生成 C++ 代碼，幫助彌補(bǔ)這一缺陷。隨后即可部署這些 C++ 代碼，用于 FPGA、ASIC 或 SoC 實現(xiàn)。

Catapult AI NN 能夠?qū)?hls4ml 的功能擴(kuò)展到 ASIC 和 SoC 設(shè)計，它包括針對 ASIC 設(shè)計量身定制的專用 C++ 機(jī)器學(xué)習(xí)功能資源庫。使用這些功能，設(shè)計人員能夠在各個 C++ 代碼實現(xiàn)之間進(jìn)行延時和資源方面的權(quán)衡，從而實現(xiàn) PPA 的優(yōu)化。此外，設(shè)計人員現(xiàn)在還能夠評估不同神經(jīng)網(wǎng)絡(luò)設(shè)計的影響，以確定硬件的理想神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)。

“粒子探測器有非常嚴(yán)格的邊緣 AI 約束條件，”費米實驗室的新興技術(shù)主管 Panagiotis Spentzouris 表示，“我們與西門子合作開發(fā) Catapult AI NN，這種綜合性框架充分利用了我們的科學(xué)家和 AI 專家的專業(yè)知識，即便他們并不是 ASIC 設(shè)計人員。此外，這種框架也非常適合經(jīng)驗豐富的硬件專家使用?！?/p>

Catapult AI NN 目前已向早期采用者提供，并將于 2024 年第 4 季度向所有用戶開放。

xiesc