作為CXL 3.0軟件棧協(xié)議規(guī)范的物理連接承載平臺，PCIe 6.0主要用于CPU與GPU（AI加速器）、CPU與DPU（智能萬卡NIC）、以及CXL內(nèi)存模塊（可以理解為其他CPU DDR內(nèi)存）的連接，對應的應用場景，如大內(nèi)存、以及不同外設緩存之間的直接數(shù)據(jù)交換。

對于這些場景而言，PCIe 6.0接口子系統(tǒng)高達64GT/s的數(shù)據(jù)傳輸速率，對于異構計算架構的影響意義重大。

Ranmbus此次發(fā)布的PCIe 6.0接口子系統(tǒng)，其控制器在實現(xiàn)性能、速度的同時，也提供了完整性和可靠性質量保障，與此同時，附件提供的數(shù)據(jù)加密（IDE）引擎，為保障數(shù)據(jù)安全傳輸提供了新的選擇，豐富安全報站。專門用于保護PCIe鏈接和通過它們傳輸?shù)闹匾獢?shù)據(jù)，PCIe 6.0接口子系統(tǒng)保持了原有PHY（Port Physical Layer，端口物理層），有利于系統(tǒng)兼容性，復用主板設計現(xiàn)有的很多技術規(guī)范和經(jīng)驗積累。

Rambus PCIe 6.0接口子系統(tǒng)有以下主要特性：

• 支持PCIe 6.0規(guī)范，包括64 GT/s數(shù)據(jù)傳輸速率和PAM4調制信號
• 實現(xiàn)低延遲前向糾錯（FEC），保證鏈路穩(wěn)健性
• 支持固定尺寸的FLIT，可實現(xiàn)高帶寬效率
• 向后兼容PCIe 5.0、4.0和3.0/3.1
• 通過IDE引擎（控制器）實現(xiàn)最先進的安全性
• 支持CXL 3.0，用于優(yōu)化內(nèi)存資源的新使用模式（PHY）

都是“吃一個、挾一個、看一個”，PCIe 6.0顯然就是需要“挾一個”的技術，預計到2025年，其市場會趨于成熟，未雨綢繆，服務器廠商需要提前布局。

時間轉瞬即逝，很快的！

songjy