為了應對這些挑戰(zhàn)，西門子推出 Tessent Multi-die —— 一款全面的 DFT 自動化解決方案，可處理與 2.5D 和 3D IC 設計有關的復雜DFT 任務。該解決方案可與西門子的 Tessent TestKompress Streaming Scan Network 軟件和 Tessent IJTAG 軟件配合使用，優(yōu)化每個模塊的 DFT 測試資源，無需擔憂對設計其余部分造成影響，從而簡化了 2.5D 和 3D IC 的 DFT 工作?，F在， IC 設計團隊只需使用 Tessent Multi-die 軟件，就可以快速開發(fā)符合 IEEE 1838 標準的 2.5D 和3D IC 架構硬件。
西門子數字化工業(yè)軟件副總裁兼 Tessent 業(yè)務部門總經理 Ankur Gupta 表示：“在 2.5D 和 3D 組件中采用高密度封裝芯片設計的需求日益增多， IC 設計公司也面臨著快速增加的 IC 測試復雜難題。借助于西門子的 Tessent Multi-die 解決方案，我們的客戶能夠為其未來設計做好充分準備，同時減少測試工作量，降低當前制造測試成本?！?/p>
除了支持 2.5D 和 3D IC 設計的全面測試之外，Tessent Multi-die 解決方案還可生成芯片間(die-to-die) 測試向量，并使用邊界掃描描述語言 (BSDL) 實現封裝級別測試。此外， Tessent Multi-die 可利用西門子 Tessent TestKompress Streaming Scan Network 軟件的分組數據傳輸功能，支持靈活并行端口 (FPP) 技術的集成。于 2020 年推出的 Tessent TestKompress Streaming Scan Network 軟件可將內核級 DFT 要求與芯片級測試交付資源分離，使用真實、有效且自下而上式的流程來實現 DFT ，從而簡化 DFT 的規(guī)劃和實施，同時將測試時間縮短 4 倍。
Pedestal Research 總裁兼研究總監(jiān) Laurie Balch 表示：“隨著時間推移，傳統的 2D IC 設計方法逐漸顯露出局限性，越來越多的設計團隊開始利用 2.5D 和 3D IC 架構，以滿足其在功耗、性能以及尺寸等方面的要求。在新設計中部署這些高級架構的首要步驟就是制定 DFT 策略，來應對復雜架構帶來的種種挑戰(zhàn)，避免增加成本或延誤產品上市時間。通過持續(xù)開發(fā) DFT 技術，滿足多維設計的需求， EDA 廠商將進一步促進 2.5D 和 3D 架構在全球范圍的應用。”
