交易時延的角逐
交易指令所面臨的最嚴峻的挑戰(zhàn)之一是需要達到更低的時延，以確保你的算法能率先完成交易、實現(xiàn)最高利潤, 并最小化指定交易與實際交易之間的交易滑點 （ Slippage ）。這場有關(guān)時延的角逐已經(jīng)持續(xù)了數(shù)年時間。根據(jù)策略的不同，當進行跨時區(qū)交易時，簡單的套利交易用時幾納秒，而高度復雜的策略則需要數(shù)十毫秒。無論使用或編寫哪種算法，在降低時延、保持性能的同時提升算法精密度和準確度，總是不變的需求。畢竟，競爭永無休止。
在大多數(shù)行業(yè)中，新技術(shù)都是先被少數(shù)用戶應用至極限，而后才逐漸滲透到更廣泛的市場。以汽車為例：F1 賽車推動了汽車市場的銳意創(chuàng)新，超級跑車或高端電動汽車的制造商也是如此。這些利基推動汽車向未來發(fā)展，最終惠及主體汽車市場。
金融交易同樣適用于這個規(guī)律。高頻交易市場引領(lǐng)技術(shù)角逐，大力投資于尖端應用，同時承擔新投資、新策略的預期風險。出于風險控制和追求增強收益目的，眾多大型銀行也在投資尖端技術(shù)。
FPGA 在未來交易中的地位
這種尖端技術(shù)之一就是 FPGA相關(guān)技術(shù)。FPGA 可以提供高度可確定、高度并行且低時延的平臺，用于實現(xiàn)交易策略（以及最新的AI 算法），確保系統(tǒng)交易速度最快。然而，由于需要定制硬件編程并付出相關(guān)成本與時間，F(xiàn)PGA 技術(shù)一直以來被證明難以進入普通市場，而且往往超出普羅大眾的應用能力范圍，就像我們在道路上基本看不到 F1 賽車。
賽靈思在 36 年前發(fā)明了 FPGA，并始終居于 FPGA 技術(shù)的前沿?，F(xiàn)在，賽靈思已經(jīng)開發(fā)出了加速算法交易（ AAT,Accelerated Algorithmic Trading）平臺，這個完整的參考架構(gòu)為FPGA 技術(shù)在大眾金融交易市場的普及打開了大門。AAT 基于HLS 高層次綜合（一種 C/C++ 風格的編程語言，旨在實現(xiàn) FPGA 的廣泛普及）構(gòu)建，并由賽靈思 Alveo 加速器卡提供支持，Alveo 是業(yè)界首款企業(yè)級 FPGA 加速卡。賽靈思正以較低入門成本實現(xiàn)了基于業(yè)界領(lǐng)先技術(shù)的新一代交易平臺。AAT 的出現(xiàn)，將使得電子交易軟件開發(fā)者們可以前所未有的方式從 FPGA 中算法中獲益。
FPGA 交易普及化之路
賽靈思有一個更為宏大的愿景，那就是致力于讓 FPGA 的優(yōu)勢惠及更廣闊的軟件開發(fā)者群體，而 AAT 就是例證。這個愿景的基石是就是 Vitis 統(tǒng)一軟件開發(fā)平臺。Vitis提供了極大的靈活性，使得開發(fā)者可以在 FPGA 上無縫構(gòu)建加速應用。作為 Vitis 統(tǒng)一軟件環(huán)境的組成部分，賽靈思提供了 Vitis 庫。這是一種使用 C、C++ 或 Python 編寫的開源性能優(yōu)化庫，提供了開箱即用的加速功能，只需對現(xiàn)有應用進行最少修改，甚至零修改。
賽靈思 Vitis 庫的集成為量化交易員提供了一個新平臺，通過加速庫（其中大量庫可從 Python 運行）來加速其交易策略。
AAT 參考設(shè)計支持CME 市場數(shù)據(jù)平臺（ MDP ）的分價格檔位行情（ MBP ）交易數(shù)據(jù)，還能用于為經(jīng)紀商、交易所、市場數(shù)據(jù)廠商、賣方廠商以及自營交易員開發(fā)豐富多樣的低時延算法交易應用，同時最大限度地避免高頻交易損失。
FPGA 交易應用未來展望
賽靈思還正助力用戶為未來 AI 角逐做好準備。FPGA 可提供最快速的 AI 推斷，同時具備高度并行的處理能力和較低的網(wǎng)絡時延。隨著 AI 成為交易策略的主要組成部分，賽靈思 Alveo 交易解決方案不必大量追加硬件，也無需定制硬件開發(fā)，就能輕松地擴展用于 AI。
