Swan強(qiáng)調(diào)，Hybridbonding能夠使兩芯片間實(shí)現(xiàn)更多互連，讓英特爾能夠提供更小、更簡(jiǎn)單的電路，也不必做扇入（fan-in）和扇出(fan-out)。有了更簡(jiǎn)單的電路，英特爾可以使用更低的電容，以降低通道的功率。

隨著摩爾定律的繼續(xù)推進(jìn)，芯片的尺寸可能會(huì)變得越來(lái)越小，為了保證足夠的帶寬，必須要在導(dǎo)線上下功夫。整個(gè)小芯片尺寸變得越來(lái)越小，其實(shí)隨著間距變得越來(lái)越短，傳統(tǒng)基于焊料的技術(shù)已經(jīng)快要到極限了，這就是為什么英特爾要使用全新的技術(shù)混合結(jié)合Hybrid bonding封裝。

那么Hybrid Bonding到底和Foveros有什么區(qū)別，憑什么混合結(jié)合封裝就能減少凸點(diǎn)間距？根據(jù)Swan的介紹，硅晶片分布在頂部和底部，中間則是帶焊料的銅柱，英特爾所做的就是將它們附著在一起和回焊，讓它升溫。這些芯片之間有不同的溫度，需要熔化焊料，將其放在一起，進(jìn)行連接和回焊，再制作電氣接頭。在這之后，進(jìn)行底部填充膠的分配，將填充有環(huán)氧樹脂的硅放入模具之間以確保它們密封并能夠完成放入并組裝。

Hybrid Bonding與Foveros的焊接工藝不同，與焊接技術(shù)相反，混合結(jié)合技術(shù)使電介質(zhì)的芯片非常光滑，而不是有突出的凸點(diǎn)，甚至實(shí)際上還會(huì)略微凹陷。當(dāng)采用混合結(jié)合技術(shù)將這兩個(gè)組件放在一起時(shí)，不必升高溫度，可以在室溫粘合兩個(gè)組件。在其相互附著后，再升高溫度并進(jìn)行退火，銅在這時(shí)會(huì)膨脹，從而形成電氣連接。Swan強(qiáng)調(diào)，這是非常有用的，因?yàn)檫@樣可獲得更高的載流能力。

“我們甚至可以將間距縮小到10微米以下。這樣使我們目前在這些接口之間獲得了比底部填充和緊密的銅密度更好的熱性能。不過，當(dāng)使用混合結(jié)合技術(shù)時(shí)，將需要一種新的制造、清潔和測(cè)試方法”，Swan如是說。

實(shí)際上，這種更小的間距頗具吸引力，能夠聯(lián)動(dòng)許多技術(shù)的進(jìn)化。Swan為記者解釋，英特爾曾在2020年架構(gòu)日中展出晶片的分解技術(shù)，英特爾將其分為GPU、CPU、IO等芯片或區(qū)塊，這樣就可以利用單獨(dú)的IP的復(fù)用減少開發(fā)時(shí)間和芯片缺陷。

在Hybrid Bonding技術(shù)誕生之際，能夠有效減少凸點(diǎn)間距，實(shí)現(xiàn)更高的凸點(diǎn)密度和更低的功耗。

“不過，在焊接轉(zhuǎn)向Hybrid Bonding后，依然需要面對(duì)另一個(gè)挑戰(zhàn)”，Swan坦言，突然有了這么多區(qū)塊，如果保持制造流程以相同的速度進(jìn)行，但現(xiàn)在又有更多的晶片需要放置。“

我們正在考慮的解決方案是批量組裝，我們稱之為自組裝”，Swan這樣為記者介紹。

目前自組裝已經(jīng)有一些研究在進(jìn)行中，英特爾正在積極與CEA-LETI合作研究，旨在一次能夠放置更多個(gè)晶片，同時(shí)確定性使用非常小的晶片快速放置。目前來(lái)說，混合結(jié)合自組裝已成為英特爾研究的重點(diǎn)，放在了研究路線圖之中。

英特爾的封裝技術(shù)是三位一體的

除了在功率效率和互連密度上的提升，英特爾還將封裝技術(shù)分出可擴(kuò)展性這個(gè)維度。這一維度之上，包括Co-EMIB和ODI兩個(gè)技術(shù)。

按照之前英特爾的介紹來(lái)說，Co-EMIB是融合EMIB技術(shù)和Foveros技術(shù)的一種封裝，是融合2.5D和3D的技術(shù)。如果將EMIB理解成水平方向，F(xiàn)overos理解成垂直方向，那么Co-EMIB就是三位一體的兼顧兩個(gè)方向的封裝方式，能夠真正發(fā)揮高密度微縮的效果。

可以說，可擴(kuò)展的Co-EMIB的技術(shù)是發(fā)揮所有封裝方式優(yōu)勢(shì)的平臺(tái)，也是2.5D和3D封裝技術(shù)碰撞交融、各自發(fā)揮優(yōu)勢(shì)的匯集地。

實(shí)際上，市場(chǎng)大趨勢(shì)下，友商也開始逐漸將2.5D和3D封裝技術(shù)進(jìn)行組合。Swan認(rèn)為，這種組合的趨勢(shì)將繼續(xù)持續(xù)下去，并且這種趨勢(shì)能夠?yàn)楫a(chǎn)品帶來(lái)更多的機(jī)會(huì)和差異化優(yōu)勢(shì)。

英特爾利用2.5D和3D封裝組合的成果就是Ponte Vecchio，該產(chǎn)品定位于超級(jí)計(jì)算機(jī)加速器。根據(jù)最近帕特·基辛格透露的信息，Ponte Vecchio采用了英特爾迄今最先進(jìn)的封裝工藝，晶體管規(guī)模突破1000億，最多可集成多達(dá)47顆不同芯片模塊，提供千萬(wàn)億次(PFlops)的計(jì)算能力。

另一個(gè)頗具可擴(kuò)展性的技術(shù)就是ODI（全方位互連技術(shù)）。根據(jù)此前的介紹，在常規(guī)的疊加方式下，下面的基礎(chǔ)裸片必須是較大的，它要大于上面疊加的所有小芯片的總和。通過ODI技術(shù)可以改變這一點(diǎn)，兩者之間可以進(jìn)行更好的協(xié)調(diào)，并且可以上下做到面積統(tǒng)一。

英特爾的全新全方位互連技術(shù)（ODI）為封裝中小芯片之間的全方位互連通信提供了更大的靈活性。頂部芯片可以像EMIB技術(shù)下一樣與其他小芯片進(jìn)行水平通信，同時(shí)還可以像Foveros技術(shù)下一樣，通過硅通孔（TSV）與下面的底部裸片進(jìn)行垂直通信。另外，這種方法減少了基底晶片中所需的硅通孔數(shù)量，為有源晶體管釋放了更多的面積，并優(yōu)化了裸片的尺寸。

ODI屬于另一種優(yōu)化，通過添加 ODI 封裝技術(shù)能為客戶帶來(lái)更多定制化的方案。

總結(jié)

“僅僅將英特爾這一封裝技術(shù)引起的芯片設(shè)計(jì)制造變革稱作“小改變”，過于輕描淡寫了”，Swan如是說。

通過上文的內(nèi)容來(lái)看，實(shí)際上英特爾推進(jìn)的現(xiàn)今封裝技術(shù)，不僅達(dá)到了晶體管的級(jí)別，使得成為摩爾定律探索的新關(guān)鍵，還與未來(lái)新架構(gòu)息息相關(guān)。

自從英特爾推出英特爾代工服務(wù)（IFS）后，現(xiàn)今的封裝技術(shù)不僅吸引了潛在代工客戶，還使英特爾能夠提供各種領(lǐng)先產(chǎn)品。

在筆者看來(lái)，在摩爾定律逐漸逼近極限之時(shí)，未來(lái)集成電路行業(yè)在后摩爾時(shí)代不僅要著眼于半導(dǎo)體材料、結(jié)構(gòu)和工藝，還要注意封裝互連技術(shù)對(duì)晶體管的影響，或許這是未來(lái)破局的關(guān)鍵。

在第一顆7nm芯片誕生之后，每次制程的提高都會(huì)有著摩爾定律將死的語(yǔ)言。反觀行業(yè)，已逐漸顯露一些對(duì)1nm制程后的研究成果。

最后，筆者想要引用一句非常喜歡的話：“每一次遇到摩爾定律的極限，我們都能車到山前必有路，找到新的方向和發(fā)展空間，摩爾定律不會(huì)死去，會(huì)死的或許只是跟不上時(shí)代前進(jìn)的公司?！?/p>

songjy

<tfoot id="ozkfh"></tfoot>