Pic 1: A few adjacent long instructions limit the decoding speed
during instructions fetch 16-byte blocks.
圖1
換句話說，SSE2是個(gè)很簡(jiǎn)單的指令，操作符為寄存器-寄存器類型，長(zhǎng)度只有4個(gè)字節(jié)（如movapd xmm0, xmm1）。但是，如果指令提出了利用地址寄存器和偏移量進(jìn)行尋址存儲(chǔ)器的請(qǐng)求（如movapd xmm0, [eax+16]），那么指令的長(zhǎng)度就要隨著偏移量的大小提高到6~9個(gè)字節(jié)。如果輔助寄存器涉及到64bit模式，就會(huì)給指令代碼附加一個(gè)字節(jié)的REX前綴。通過這種方式，64bit模式的SSE2指令長(zhǎng)度就變成了7~10字節(jié)。如果它是個(gè)矢量指令（也就是說，如果它是4個(gè)32bit的值），那么SSE1指令還會(huì)再減少一個(gè)字節(jié)。但是如果它是個(gè)標(biāo)量指令（在一個(gè)操作對(duì)象上），那么在同等條件下，它的長(zhǎng)度將是7~10個(gè)字節(jié)。
在這種情況下，取出最大16字節(jié)塊指令并不是對(duì)K8處理器的限制，因?yàn)樗鼰o(wú)論如何也不能在2個(gè)時(shí)鐘周期內(nèi)對(duì)3個(gè)以上的矢量指令進(jìn)行解碼。但是，對(duì)于K10微架構(gòu)來(lái)說，16個(gè)字節(jié)塊指令就可能成為其瓶頸，因此將最大取出的塊大小提高到32個(gè)字節(jié)絕對(duì)是個(gè)正確的方向。
順便說一下，Core 2處理器取16字節(jié)指令塊的情況與K8處理器一樣，這也是當(dāng)指令的平均長(zhǎng)度不超過4個(gè)字節(jié)時(shí)，Core 2處理器能在每個(gè)時(shí)鐘周期有效地解碼4條指令的原因。否則，解碼器根本無(wú)法在每個(gè)時(shí)鐘周期內(nèi)有效地處理4條指令，有時(shí)甚至3條指令也不能有效完成。但是，Core 2處理器有一個(gè)專用的內(nèi)置64字節(jié)緩沖器可以存儲(chǔ)請(qǐng)求中最后4個(gè)16字節(jié)的指令塊。指令可以從緩沖器中以每個(gè)時(shí)鐘32個(gè)字節(jié)的速度取出。這個(gè)緩沖器允許指令儲(chǔ)存的周期很短，取消了取指令速度的限制，而且每次推測(cè)到周期開始時(shí)指令可以儲(chǔ)存一個(gè)時(shí)鐘周期。但是在每個(gè)時(shí)鐘周期內(nèi)不應(yīng)超過18條指令，也不應(yīng)該超過4個(gè)條件轉(zhuǎn)移，也不能包括任何返回指令。
轉(zhuǎn)移預(yù)測(cè)
如果一組指令發(fā)生了轉(zhuǎn)移，那么CPU就應(yīng)試著去推測(cè)程序下一個(gè)方向，以避免解碼發(fā)生中斷，同時(shí)繼續(xù)對(duì)大多數(shù)可能的轉(zhuǎn)移進(jìn)行解碼。在這種情況下，就要用到轉(zhuǎn)移預(yù)測(cè)運(yùn)算來(lái)取出下一個(gè)指令塊。K8處理器采用了兩級(jí)可調(diào)節(jié)運(yùn)算進(jìn)行轉(zhuǎn)移預(yù)測(cè)。這種運(yùn)算會(huì)考慮到預(yù)測(cè)歷史，不僅把包括當(dāng)前的指令而且還包括之前的8條指令。K8轉(zhuǎn)移預(yù)測(cè)運(yùn)算的主要缺點(diǎn)是無(wú)法動(dòng)態(tài)地交替地址來(lái)預(yù)測(cè)間接轉(zhuǎn)移。
間接轉(zhuǎn)移時(shí)要用到一個(gè)指針，在程序代碼執(zhí)行過程中通過它動(dòng)態(tài)運(yùn)算。通常這些間接轉(zhuǎn)移會(huì)被編譯器插入變換格結(jié)構(gòu)中。在面向?qū)ο蟮某绦蛑姓{(diào)用尋址功能和虛擬功能時(shí)也會(huì)使用它們。K8處理器總是使用最后的轉(zhuǎn)移地址來(lái)獲得下一步取用的代碼塊。如果地址已經(jīng)發(fā)生了改變，那么該信道就會(huì)被清除。如果轉(zhuǎn)移地址偶爾發(fā)生了交替，那么處理器就會(huì)始終出現(xiàn)預(yù)測(cè)錯(cuò)誤。間接轉(zhuǎn)移的動(dòng)態(tài)改變地址的預(yù)測(cè)最先會(huì)在Pentium M處理器中推出。因?yàn)樵贙8 CPU中還沒有哪個(gè)運(yùn)算法則會(huì)比面向?qū)ο蟮拇a中的效率還低。
正如我們所希望的那樣，K10改進(jìn)了條件轉(zhuǎn)移預(yù)測(cè)運(yùn)算：
• 它能夠?qū)?dòng)態(tài)變化的間接轉(zhuǎn)移地址進(jìn)行預(yù)測(cè)運(yùn)算。這個(gè)運(yùn)算法則使用了512個(gè)元素的表。
• 共用歷史寄存器從8bit提高到12bit。用它可確定之前的轉(zhuǎn)移指令的歷史。
• 返回地址堆棧的深度也從12個(gè)位置提升到24個(gè)位置。利用這個(gè)堆?？梢匝杆偃〉梅祷氐刂返暮瘮?shù)，從而使得取指令能夠持續(xù)下去，而且也不用等待返回指令就可以接受堆棧返回地址。
這些性能的改進(jìn)都會(huì)幫助K10能更快速地執(zhí)行由高級(jí)面向?qū)ο蟮拇a編寫的程序。但是遺憾的是，很難客觀地估算出K10轉(zhuǎn)移預(yù)測(cè)單元的效率。在某些情況下，它處理一些數(shù)據(jù)的效率可能會(huì)比Intel處理器低。
解碼
從指令高速緩存接收到的數(shù)據(jù)塊會(huì)被復(fù)制到Predecode/Pick Buffer中，在這里指令被選出，定義其類型，然后被發(fā)送到相應(yīng)的解碼通道中。可以用一個(gè)或兩個(gè)微運(yùn)算指令解碼的簡(jiǎn)單指令會(huì)被發(fā)送到“DirectPath”解碼器中。那些需要三個(gè)或更多運(yùn)算指令才能解碼的復(fù)雜指令，則被發(fā)送給微程序解碼器，即VectorPath。
圖2：解碼器
每個(gè)時(shí)鐘周期最多可以有3個(gè)微操作（MOP）離開解碼器信道。每個(gè)時(shí)鐘周期解碼器會(huì)處理3個(gè)簡(jiǎn)單的單個(gè)MOP指令，或2 MOP指令和1個(gè)單獨(dú)的MOP指令，或1.5個(gè)2 MOP指令（在兩個(gè)周期執(zhí)行3個(gè)2 MOP指令）。要對(duì)復(fù)雜的指令進(jìn)行解碼可能需要3個(gè)以上的MOP操作，這也是他們需要幾個(gè)時(shí)鐘周期才能完成指令的原因。為避免在離開解碼器信道時(shí)產(chǎn)生沖突，K8和K10處理器的簡(jiǎn)單和復(fù)雜的指令可能會(huì)同時(shí)發(fā)送進(jìn)行解碼。
MOP由兩個(gè)微操作(micro-ops)構(gòu)成：一個(gè)是整數(shù)或浮點(diǎn)運(yùn)算操作，另一個(gè)是存儲(chǔ)器地址請(qǐng)求。微操作會(huì)由日程安排程序從MOP中選出發(fā)送后，彼此各自獨(dú)立地執(zhí)行。
每個(gè)時(shí)鐘周期離開解碼器的MOP會(huì)被組合成3個(gè)MOP的小組。但是有時(shí)解碼器會(huì)產(chǎn)生由2個(gè)MOP甚至只有1個(gè)MOP的組，這是由于在選擇要解碼的指令過程中，DirectPath和VectorPath指令發(fā)生了交替或各種延遲。像這樣不完整的組會(huì)被填上一個(gè)空的MOP后再發(fā)送執(zhí)行。
K8處理器中的矢量SSE, SSE2和SSE3指令被分割成MOP對(duì)，由他們分別處理64bit設(shè)備中128bit SSE寄存器的上層和下層64bit數(shù)據(jù)。解碼的指令減少了一半，調(diào)度程序隊(duì)列中的指令數(shù)量也減少了一半。
好在K10處理器中有強(qiáng)大的128bit FPU單元，因此不需要再將矢量SSE指令再分割成2 MOP。K8過去解碼作為DirectPath Double的大多數(shù)SSE指令，現(xiàn)在在K10中解碼為1 MOP DirectPath。不僅如此，過去通過K8微程序VectorPath解碼器解碼的SSE指令，現(xiàn)在通過簡(jiǎn)單的DirectPath解碼器就能解碼成較少的MOP：1個(gè)或2個(gè)，這取決于具體的操作。
現(xiàn)在，堆棧指令的解碼也被簡(jiǎn)化了。通常被CALL-RET和PUSH-POP函數(shù)使用的大多數(shù)堆棧指令，現(xiàn)在也能由簡(jiǎn)單的解碼器在單一的MOP中處理。而且，特殊的Sideband Stack Optimizer（邊帶堆棧優(yōu)化器）計(jì)劃會(huì)將這些指令轉(zhuǎn)換成相互獨(dú)立的、能同時(shí)執(zhí)行的微操作序列。
邊帶堆棧優(yōu)化器
新的K10處理器的解碼方案需要一個(gè)特殊的Sideband Stack Optimizer（邊帶堆棧優(yōu)化器）塊。它的工作原理與Core處理器中使用的新的Stack Pointer Tracker（堆棧指針追蹤器）單元相似。那么我們需要做些什么呢？x86系統(tǒng)使用CALL, RET, PUSH和POP指令來(lái)調(diào)用某函數(shù)、撤銷某函數(shù)、傳送某函數(shù)的參數(shù)，同時(shí)還節(jié)省了寄存器的容量。所有這些指令雖然不是直接使用的，但是ESP寄存器卻會(huì)指出當(dāng)前堆棧指針的值。如果在K8處理其中調(diào)用某一函數(shù)，你就能跟蹤些指令的執(zhí)行情況，只需將他們的解碼表示為連續(xù)的修改堆棧寄存器指令和裝載/保存指令的同等基本操作。
Instructions | Equivalent operations |
// func(x, y, z); |
|
push esi | sub esp, 4; mov [esp], esi |
add esp, 12 | add esp, 12 |
從這個(gè)例子可以看出：調(diào)用函數(shù)時(shí)，指令會(huì)按照順序修改ESP寄存器，因此，下一個(gè)指令實(shí)際上取決于上個(gè)指令的執(zhí)行結(jié)果。在這個(gè)序列中的指令不能被重新排序，這也是以mov eax, [esp+16]開頭的程序不能執(zhí)行的原因，直到執(zhí)行了最后的PUSH指令。Sideband Stack Optimizer單元會(huì)追蹤堆棧狀態(tài)的變化，并將指令序列更改成獨(dú)立的指令序列。而這都是在指令直接與堆棧寄存器工作之前，通過為每個(gè)指令調(diào)整堆棧的偏移量，同時(shí)進(jìn)行同步MOP操作實(shí)現(xiàn)的。能與堆棧直接處理的這種指令可以重新排序，而不受任何限制。
Instructions | Equivalent operations | |
// func(x, y, z); | mov [esp-4], X | |
push esi | mov [esp-20], esi |
|
| add esp, 12 | sync-MOP |
在本例中，程序主體中開始運(yùn)算的mov eax, [esp+16]指令只取決于同步MOP操作?，F(xiàn)在，這些操作能與其他前面的指令同時(shí)運(yùn)行。通過這種方式加快了傳送參數(shù)、寄存器存儲(chǔ)的速度，而且程序主體也能開始裝載這些參數(shù)，并進(jìn)行處理，即使所有的參數(shù)還未被成功傳送而寄存器也未完成存儲(chǔ)。
因此，更快速的堆棧操作解碼、Sideband Stack Optimizer單元、更深的返回地址堆棧以及成功地預(yù)測(cè)間接交替轉(zhuǎn)移，使得K10在處理多函數(shù)代碼方面效率更高。
每個(gè)時(shí)鐘周期，K10處理器解碼器無(wú)法象正常條件下Core 2解碼器那樣對(duì)4條指令進(jìn)行解碼。但是這不會(huì)成為執(zhí)行程序的障礙。在一個(gè)時(shí)鐘周期內(nèi)，指令的平均處理速度很難達(dá)到3條指令，因此，K10解碼器對(duì)于隊(duì)列中不缺少任何指令的計(jì)算單元的處理效率很高，因此不會(huì)出現(xiàn)空閑狀態(tài)。
