點擊查看大會直播專題

來自中科院的老師介紹了曙光6000 GSW芯片的相關(guān)內(nèi)容。這款芯片的通信端口采用DDR的工作模式，工作頻率相對較高可以達到3.125Gbps的傳輸速率，所以DDR端口方面的物理設(shè)計，提出了一些挑戰(zhàn)。

另外一點就是由于芯片內(nèi)部建立了管理模塊和DFT的測試模擬，因為DFT所以多整個物理設(shè)計提出了挑戰(zhàn)。在DDR端接口本身是一個雙倍速率的端口，所以他 對時鐘和信號持續(xù)的要求變得非常嚴(yán)格。除此之外芯片上還具有OCV情況，所謂OCV就是芯片的制造工藝和運行環(huán)境包括電壓溫度變化，會產(chǎn)生影響。所以再加 上DDR可一說是難上加難，所以針對在OCV模式下，采用兩種方式做優(yōu)化。

第一種方法：最大化共同路徑，即盡可能服用時鐘樹上的資源，減少葉子節(jié)點的時鐘偏差，使用Path-matching的方法優(yōu)化時序。

第二種方法：將時序相關(guān)性強的路徑盡可能靠近，即使用區(qū)域布局方法，縮小物理布局引發(fā)的偏差。

再通過這兩種方法的優(yōu)化之后沒我們可以看到有這明顯的效果。

之后是At-speed測試方法在物理設(shè)計上的實現(xiàn)，首先At-speed測試是為擴展芯片DFT測試能力，在常規(guī)掃描測試用于檢查固定型故障外，又增加了At-speed測試，用于DFT時延測試。為支持At-speed測試，測試結(jié)構(gòu)需引入片上時鐘控制（OCC）模塊，用于控制芯片在DFT測試模式下選擇不同的時鐘信號。由于At-speed工作模式下快慢時鐘的切換，造成芯片內(nèi)部的時鐘組合變得更加復(fù)雜，未獲得理想的時鐘信號，采用以下方法對時鐘樹設(shè)計進行優(yōu)化。

zhaohang