CPU

1.主頻

主頻也叫時鐘頻率，單位是MHz，用來表示CPU的運算速度。CPU的主頻=外頻×倍頻系數(shù)。很多人認(rèn)為主頻就決定著CPU的運行速度，事實并非如此(比如最新推出的至強E7-4807，其主頻為1.86GHz，但它的性能遠遠超過主頻為2.4GHz的至強E5620處理器)。

所以，CPU的主頻與CPU實際的運算能力是沒有直接關(guān)系的，主頻表示在CPU內(nèi)數(shù)字脈沖信號震蕩的速度。在Intel的處理器產(chǎn)品中，我們也可以看到這樣的例子:1 GHz Itanium芯片能夠表現(xiàn)得差不多跟2.66 GHz Xeon/Opteron一樣快，或是1.5 GHz Itanium 2大約跟4 GHz Xeon/Opteron一樣快。當(dāng)然，主頻和實際的運算速度還是有關(guān)聯(lián)的，只能說主頻僅僅是CPU性能表現(xiàn)的一個方面，而不代表CPU的整體性能。

2.外頻

外頻是CPU的基準(zhǔn)頻率，單位也是MHz。CPU的外頻決定著整塊主板的運行速度。說白了，在臺式機中，我們所說的超頻，都是超CPU的外頻(當(dāng)然一般情況下，CPU的倍頻都是被鎖住的)相信這點是很好理解的。但對于服務(wù)器CPU來講，超頻是絕對不允許的。前面說到CPU決定著主板的運行速度，兩者是同步運行的，如果把服務(wù)器CPU超頻了，改變了外頻，會產(chǎn)生異步運行，而服務(wù)器是十分注重運行的穩(wěn)定性的，除非發(fā)生意外情況，一般不容許出現(xiàn)宕機事故。

目前的絕大部分電腦系統(tǒng)中外頻也是內(nèi)存與主板之間的同步運行的速度，在這種方式下，可以理解為CPU的外頻直接與內(nèi)存相連通，實現(xiàn)兩者間的同步運行狀態(tài)。外頻與前端總線(FSB)頻率很容易被混為一談，下面的前端總線介紹我們談?wù)剝烧叩膮^(qū)別。

3.前端總線(FSB)頻率

前端總線(FSB)頻率(即總線頻率)是直接影響CPU與內(nèi)存直接數(shù)據(jù)交換速度。有一條公式可以計算，即數(shù)據(jù)帶寬=(總線頻率×數(shù)據(jù)帶寬)/8，數(shù)據(jù)傳輸最大帶寬取決于所有同時傳輸?shù)臄?shù)據(jù)的寬度和傳輸頻率。

外頻與前端總線(FSB)頻率的區(qū)別:前端總線的速度指的是數(shù)據(jù)傳輸?shù)乃俣龋忸l是CPU與主板之間同步運行的速度。也就是說，100MHz外頻特指數(shù)字脈沖信號在每秒鐘震蕩一千萬次;而100MHz前端總線指的是每秒鐘CPU可接受的數(shù)據(jù)傳輸量是100MHz×64bit÷8Byte/bit=800MB/s。

其實現(xiàn)在“HyperTransport”構(gòu)架的出現(xiàn)，讓這種實際意義上的前端總線(FSB)頻率發(fā)生了變化。之前我們知道IA-32架構(gòu)必須有三大重要的構(gòu)件:內(nèi)存控制器Hub (MCH) ,I/O控制器Hub和PCI Hub。Intel 7501、Intel7505等芯片組，就是為雙至強處理器量身定做的，它們所包含的MCH為CPU提供了頻率為533MHz的前端總線，配合DDR內(nèi)存，前端總線帶寬可達到4.3GB/秒。

4、CPU的位和字長

位:在數(shù)字電路和電腦技術(shù)中采用二進制，代碼只有“0”和“1”，其中無論是 “0”或是“1”在CPU中都是 一“位”。

字長:電腦技術(shù)中對CPU在單位時間內(nèi)(同一時間)能一次處理的二進制數(shù)的位數(shù)叫字長。所以能處理字長為8位數(shù)據(jù)的CPU通常就叫8位的 CPU。同理32位的CPU就能在單位時間內(nèi)處理字長為32位的二進制數(shù)據(jù)。 字節(jié)和字長的區(qū)別:由于常用的英文字符用8位二進制就可以表示，所以通常就將8位稱為一個字節(jié)。字長的長度是不固定的，對于不同的CPU、字長的長度也不一樣。8位的CPU一次只能處理一個字節(jié)，而32位的CPU一次就能處理4個字節(jié)，同理字長為64位的CPU一次可以處理8個字節(jié)。

5.倍頻系數(shù)

倍頻系數(shù)是指CPU主頻與外頻之間的相對比例關(guān)系。在相同的外頻下，倍頻越高CPU的頻率也越高。但實際上，在相同外頻的前提下，高倍頻的CPU本身意義并不大。這是因為CPU與系統(tǒng)之間數(shù)據(jù)傳輸速度是有限的，一味追求高倍頻而得到高主頻的CPU就會出現(xiàn)明顯的“瓶頸”效應(yīng)。

6.緩存

緩存大小也是CPU的重要指標(biāo)之一，而且緩存的結(jié)構(gòu)和大小對CPU速度的影響非常大。CPU緩存(Cache Memory)是位于CPU與內(nèi)存之間的規(guī)模較小的但速度很高的臨時存儲器，它通常由SRAM(靜態(tài)隨機存儲器)組成。用來存放那些被CPU頻繁使用的數(shù)據(jù)，以便使CPU不必依賴于速度較慢的DRAM(動態(tài)隨機存儲器)。不過限于它的昂貴成本，一般容量比內(nèi)存要小。

SRAM結(jié)構(gòu)簡圖

DRAM結(jié)構(gòu)簡圖

L1　Cache(一級緩存)是CPU第一層高速緩存，分為數(shù)據(jù)緩存和指令緩存。內(nèi)置的L1高速緩存的容量和結(jié)構(gòu)對CPU的性能影響較大，不過高速緩沖存儲器均由靜態(tài)RAM組成，結(jié)構(gòu)較復(fù)雜，在CPU管芯面積不能太大的情況下，L1級高速緩存的容量不可能做得太大。一般服務(wù)器CPU的L1緩存的容量通常在32—256KB。

L2　Cache(二級緩存)是CPU的第二層高速緩存，分內(nèi)部和外部兩種芯片。內(nèi)部的芯片二級緩存運行速度與主頻相同，而外部的二級緩存則只有主頻的一半。L2高速緩存容量也會影響CPU的性能，原則是越大越好。近年來服務(wù)器和工作站CPU的L2高速緩存一般為2MB至3MB之間。

L3　Cache(三級緩存)，分為兩種，早期的是外置，現(xiàn)在的都是內(nèi)置的。而它的實際作用即是，L3緩存的應(yīng)用可以進一步降低內(nèi)存延遲，同時提升大數(shù)據(jù)量計算時處理器的性能。具有較大L3緩存的處理器提供更有效的文件系統(tǒng)緩存行為及較短消息和處理器隊列長度。

其實最早的L3緩存被應(yīng)用在AMD發(fā)布的K6-III處理器上，當(dāng)時的L3緩存受限于制造工藝，并沒有被集成進芯片內(nèi)部，而是集成在主板上。后來使用L3緩存的是英特爾為服務(wù)器市場所推出的Itanium處理器。英特爾今年推出的至強E7三級緩存最高可達30MB。

AMD K6處理器

7.CPU擴展指令集

CPU擴展指令集指的是CPU增加的多媒體或者是3D處理指令，這些擴展指令可以提高CPU處理多媒體和3D圖形的能力。著名的有MMX(多媒體擴展指令)、SSE(因特網(wǎng)數(shù)據(jù)流單指令擴展)和3DNow!指令集。CPU依靠指令來計算和控制系統(tǒng)，每款CPU在設(shè)計時就規(guī)定了一系列與其硬件電路相配合的指令系統(tǒng)。指令的強弱也是CPU的重要指標(biāo)，指令集是提高微處理器效率的最有效工具之一。

我們通常會把CPU的擴展指令集稱為"CPU的指令集"。SSE3指令集也是目前規(guī)模最小的指令集，此前MMX包含有57條命令，SSE包含有 50條命令，SSE2包含有144條命令，SSE3包含有13條命令。目前SSE3也是最先進的指令集，英特爾Prescott處理器 已經(jīng)支持SSE3指令集，AMD會在未來雙核心處理器當(dāng)中加入對SSE3指令集的支持，全美達的處理器也將支持這一指令集。

8.CPU內(nèi)核和I/O工作電壓

從586CPU開始，CPU的工作電壓分為內(nèi)核電壓和I/O電壓兩種，通常CPU的核心電壓小于等于I/O電壓。其中內(nèi)核電壓的大小是根據(jù) CPU的生產(chǎn)工藝而定，一般制作工藝越小，內(nèi)核工作電壓越低。I/O電壓一般都在1.6~5V。低電壓能解決耗電過大和發(fā)熱過高的問題。

9.制造工藝

CPU制造工藝又叫做CPU制程，它的先進與否決定了CPU的性能優(yōu)劣。CPU的制造是一項極為復(fù)雜的過程，當(dāng)今世上只有少數(shù)幾家廠商具備研發(fā)和生產(chǎn)CPU的能力。CPU的發(fā)展史也可以看作是制作工藝的發(fā)展史?，F(xiàn)在服務(wù)器CPU的制造工藝普遍為45nm、32nm。

10.指令集

(1)CISC指令集

CISC指令集(Complex Instruction Set Computer的縮寫)，也稱為復(fù)雜指令集，在CISC微處理器中，程序的各條指令是按順序串行執(zhí)行的，每條指令中的各個操作也是按順序串行執(zhí)行的。順序執(zhí)行的優(yōu)點是控制簡單，但計算機各部分的利用率不高，執(zhí)行速度慢。其實它是英特爾生產(chǎn)的x86系列(也就是IA-32架構(gòu))CPU及其兼容CPU，如AMD、VIA的。即使是現(xiàn)在新起的X86-64(也被成AMD64)都是屬于CISC的范疇。

要知道什么是指令集還要從當(dāng)今的X86架構(gòu)的CPU說起。X86指令集是Intel為其第一塊16位CPU(i8086)專門開發(fā)的，IBM 1981年推出的世界第一臺PC機中的CPU—i8088(i8086簡化版)使用的也是X86指令，同時電腦中為提高浮點數(shù)據(jù)處理能力而增加了X87芯片，以后就將X86指令集和X87指令集統(tǒng)稱為X86指令集。

雖然隨著CPU技術(shù)的不斷發(fā)展，Intel陸續(xù)研制出更新型的i80386、i80486直到過去的PII至強、PIII至強、Pentium 3，最后到今天的Pentium 4系列、至強(不包括至強Nocona)，但為了保證電腦能繼續(xù)運行以往開發(fā)的各類應(yīng)用程序以保護和繼承豐富的軟件資源，所以Intel公司所生產(chǎn)的所有 CPU仍然繼續(xù)使用X86指令集，所以它的CPU仍屬于X86系列。由于Intel X86系列及其兼容CPU(如AMD Athlon MP、)都使用X86指令集，所以就形成了今天龐大的X86系列及兼容CPU陣容。x86CPU目前主要Intel的服務(wù)器CPU和AMD的服務(wù)器CPU兩類。

(2)RISC指令集

RISC是英文“Reduced Instruction Set Computing ” 的縮寫，中文意思是“精簡指令集”。它是在CISC指令系統(tǒng)基礎(chǔ)上發(fā)展起來的，有人對CISC機進行測試表明，各種指令的使用頻度相當(dāng)懸殊，最常使用的是一些比較簡單的指令，它們僅占指令總數(shù)的20%，但在程序中出現(xiàn)的頻度卻占80%。復(fù)雜的指令系統(tǒng)必然增加微處理器的復(fù)雜性，使處理器的研制時間長，成本高。并且復(fù)雜指令需要復(fù)雜的操作，必然會降低計算機的速度?；谏鲜鲈?，20世紀(jì)80年代RISC型CPU誕生了，相對于CISC型CPU ,RISC型CPU不僅精簡了指令系統(tǒng)，還采用了一種叫做“超標(biāo)量和超流水線結(jié)構(gòu)”，大大增加了并行處理能力。

RISC指令集是高性能CPU的發(fā)展方向。它與傳統(tǒng)的CISC(復(fù)雜指令集)相對。相比而言，RISC的指令格式統(tǒng)一，種類比較少，尋址方式也比復(fù)雜指令集少。當(dāng)然處理速度就提高很多了。目前在中高檔服務(wù)器中普遍采用這一指令系統(tǒng)的CPU，特別是高檔服務(wù)器全都采用RISC指令系統(tǒng)的CPU。RISC指令系統(tǒng)更加適合高檔服務(wù)器的操作系統(tǒng)UNIX，現(xiàn)在Linux也屬于類似UNIX的操作系統(tǒng)。RISC型CPU與Intel和AMD的CPU在軟件和硬件上都不兼容。

目前，在中高檔服務(wù)器中采用RISC指令的CPU主要有以下幾類:PowerPC處理器 、SPARC處理器、PA-RISC處理器、MIPS處理器、Alpha處理器。

CISC和RISC主要區(qū)別

(3)IA-64

EPIC(Explicitly Parallel Instruction Computers，精確并行指令計算機)是否是RISC和CISC體系的繼承者的爭論已經(jīng)有很多，單以EPIC體系來說，它更像Intel的處理器邁向 RISC體系的重要步驟。從理論上說，EPIC體系設(shè)計的CPU，在相同的主機配置下，處理Windows的應(yīng)用軟件比基于Unix下的應(yīng)用軟件要好得多。

Intel采用EPIC技術(shù)的服務(wù)器CPU是安騰Itanium(開發(fā)代號即Merced)。它是64位處理器，也是IA-64系列中的第一款。微軟也已開發(fā)了代號為Win64的操作系統(tǒng)，在軟件上加以支持。在Intel采用了X86指令集之后，它又轉(zhuǎn)而尋求更先進的64-bit微處理器，Intel這樣做的原因是，它們想擺脫容量巨大的x86架構(gòu),從而引入精力充沛而又功能強大的指令集，于是采用EPIC指令集的IA-64架構(gòu)便誕生了。IA-64 在很多方面來說，都比x86有了長足的進步。突破了傳統(tǒng)IA32架構(gòu)的許多限制，在數(shù)據(jù)的處理能力，系統(tǒng)的穩(wěn)定性、安全性、可用性、可觀理性等方面獲得了突破性的提高。

IA-64微處理器最大的缺陷是它們?nèi)狈εcx86的兼容，而Intel為了IA-64處理器能夠更好地運行兩個朝代的軟件，它在IA-64處理器上(Itanium、Itanium2 ……)引入了x86-to-IA-64的解碼器，這樣就能夠把x86指令翻譯為IA-64指令。這個解碼器并不是最有效率的解碼器，也不是運行x86代碼的最好途徑(最好的途徑是 直接在x86處理器上運行x86代碼)，因此Itanium 和Itanium2在運行x86應(yīng)用程序時候的性能非常糟糕。這也成為X86-64產(chǎn)生的根本原因。

(4)X86-64 (AMD64 / EM64T)

AMD公司設(shè)計，可以在同一時間內(nèi)處理64位的整數(shù)運算，并兼容于X86-32架構(gòu)。其中支持64位邏輯定址，同時提供轉(zhuǎn)換為32位定址選項; 但數(shù)據(jù)操作指令默認(rèn)為32位和8位，提供轉(zhuǎn)換成64位和16位的選項;支持常規(guī)用途寄存器，如果是32位運算操作，就要將結(jié)果擴展成完整的64位。這樣，指令中有“直接執(zhí)行”和“轉(zhuǎn)換執(zhí)行”的區(qū)別，其指令字段是8位或32位，可以避免字段過長。

x86-64(也叫AMD64)的產(chǎn)生也并非空穴來風(fēng)，x86處理器的32bit尋址空間限制在4GB內(nèi)存，而IA-64的處理器又不能兼容x86。AMD充分考慮顧客的需求，加強x86指令集的功能，使這套指令集可同時支持64位的運算模式，因此AMD把它們的結(jié)構(gòu)稱之為x86-64。在技術(shù)上AMD在x86-64架構(gòu)中為了進行64位運算，AMD為其引入了新增了R8-R15通用寄存器作為原有X86處理器寄存器的擴充，但在而在32位環(huán)境下并不完全使用到這些寄存器。原來的寄存器諸如EAX、EBX也由32位擴張至64位。在SSE單元中新加入了8個新寄存器以提供對SSE2的支持。寄存器數(shù)量的增加將帶來性能的提升。與此同時，為了同時支持32和64位代碼及寄存器，x86-64架構(gòu)允許處理器工作在以下兩種模式:Long Mode(長模式)和Legacy Mode(遺傳模式)，Long模式又分為兩種子模式(64bit模式和Compatibility mode兼容模式)。該標(biāo)準(zhǔn)已經(jīng)被引進在AMD服務(wù)器處理器中的Opteron處理器。

11.超流水線與超標(biāo)量

在解釋超流水線與超標(biāo)量前，先了解流水線(pipeline)。流水線是Intel首次在486芯片中開始使用的。流水線的工作方式就象工業(yè)生產(chǎn)上的裝配流水線。在CPU中由5—6個不同功能的電路單元組成一條指令處理流水線，然后將一條X86指令分成5—6步后再由這些電路單元分別執(zhí)行，這樣就能實現(xiàn)在一個CPU時鐘周期完成一條指令。

超標(biāo)量是通過內(nèi)置多條流水線來同時執(zhí)行多個處理器，其實質(zhì)是以空間換取時間。而超流水線是通過細化流水、提高主頻，使得在一個機器周期內(nèi)完成一個甚至多個操作，其實質(zhì)是以時間換取空間。例如Pentium 4的流水線就長達20級。將流水線設(shè)計的步(級)越長，其完成一條指令的速度越快，因此才能適應(yīng)工作主頻更高的CPU。但是流水線過長也帶來了一定副作用，很可能會出現(xiàn)主頻較高的CPU實際運算速度較低的現(xiàn)象，Intel的奔騰4就出現(xiàn)了這種情況，雖然它的主頻可以高達1.4GHz以上，但其運算性能卻遠遠比不上AMD 1.2GHz的速龍甚至奔騰III。

12.封裝形式

CPU封裝是采用特定的材料將CPU芯片或CPU模塊固化在其中以防損壞的保護措施，一般必須在封裝后CPU才能交付用戶使用。CPU的封裝方式取決于CPU安裝形式和器件集成設(shè)計，從大的分類來看通常采用Socket插座進行安裝的CPU使用PGA(柵格陣列)方式封裝，而采用Slot x槽安裝的CPU則全部采用SEC(單邊接插盒)的形式封裝。現(xiàn)在還有PLGA(Plastic Land Grid Array)、OLGA(Organic Land Grid Array)等封裝技術(shù)。由于市場競爭日益激烈，目前CPU封裝技術(shù)的發(fā)展方向以節(jié)約成本為主。

CPU封裝

通過前面的一些內(nèi)容，相信大家對服務(wù)器處理器有了更為深刻和全面的了解?；谔幚砥骷夹g(shù)和產(chǎn)品更新?lián)Q代之快，也為了幫助用戶更深刻地認(rèn)識到當(dāng)今和未來一段時間，處理器對服務(wù)器甚至以此相關(guān)的整個產(chǎn)業(yè)鏈的影響，下面，我們將介紹目前最新的服務(wù)器CPU產(chǎn)品。

英特爾至強E5、E7系列

首先，我們來看看作為芯片大佬英特爾公司最新推出的至強E5處理器。國外有媒體透露，英特爾將于今年年末推出代號為Romley-EP的雙插槽平臺產(chǎn)品，包括17款E5-2600系列雙核、四核、六核和八核的處理器產(chǎn)品。其中最高端的E5-2687W將具備8核16線程，3.1 GHz主頻，20MB三級緩存，功率為150W，而且它們都支持LGA 2011插槽。

至強E5-2600系列處理器規(guī)格、參數(shù)

E5-2600的八核心產(chǎn)品總共有8個型號(型號和規(guī)格見下表)，六核心和四核心分別只有5款和3款。六核心具備15MB三級緩存，主頻從 2.0GHz到2.9GHz不等。四核心處理器的三級緩存則只有10MB。另外，該系列還擁有一個E5-2637雙核產(chǎn)品，該產(chǎn)品的主頻為3GHz，擁有 5MB三級緩存和80W功率。

E7方面，英特爾公司在今年上半年推出了E7-8800/4800/2800產(chǎn)品家族的至強E7系列產(chǎn)品，以英特爾上一代服務(wù)器處理器為基礎(chǔ)，建立了面向諸多高端計算應(yīng)用，包括商業(yè)智能、實時數(shù)據(jù)分析和虛擬化的全新標(biāo)準(zhǔn)。與上一代至強7500(Nehalem-EX)系列 相比，至強E7系列(Westmere-EX)在技術(shù)上有很多改變，不僅將最大處理核心數(shù)量從8提高到10，并且提升三級緩存容量到 30MB，所支持內(nèi)存容量最大可達2TB。

至強E7產(chǎn)品家族新特色

甲骨文 SPARC T4

近日，甲骨文推出了被收購前SUN公司所設(shè)計的SPARC架構(gòu)處理器的后續(xù)產(chǎn)品——SPARC T4，以及基于該產(chǎn)品的服務(wù)器系統(tǒng)(《破世界記錄 甲骨文新推SPARC T4服務(wù)器》)。該處理器主要面向服務(wù)器和HPC領(lǐng)域，改進之處主要在單線程和加密運算性能上。

SPARC T4核心框架圖

SPARC T4處理器是自2004年10月推出的雙核UltraSPARC-IV+“Panther” 芯片以來最為重要的一款產(chǎn)品。它主要面向入門級和中 級服務(wù)器平臺。T4處理器一改以往T3處理器不具備三級緩存功能，新增了4MB三級緩存。此外，T4處理器的運行頻率超過 3GHz ，采用臺積電40nm CMOS制造工藝。據(jù)悉，T4單個核心為S3——甲骨文新近開發(fā)的具有亂序執(zhí)行的功能。每個S3核心內(nèi) 部集成 16KB一級數(shù)據(jù)緩存(L1 Data Cache)，16KB一級命令緩存(L1 Command Cache)，128KB二級緩存。而前代T3使用的 S2核心L1 只有16KB命令+8KB數(shù)據(jù)，對比之下S3大大提高。

SPARC T4

另外，T4還強化了加密編碼運算功能。它采用了專門對應(yīng)AES和DES、Kasumi、Camellia、CRC32c等算法的低延遲"in -pipe"命 令，以及對應(yīng)MD5、SHA-1、SHA-256、SHA-512、MPMUL等算法的高延遲"out-of-pipe"命令。

AMD推土機

AMD的推土機產(chǎn)品，包含代號為Valencia的Opteron 4200系列和代號為Interlagos的Opteron 6200系列。Opteron 4200系列將 提供6或8個推土機核心，或按模塊設(shè)計，將會提供3或4個雙核心模塊。根據(jù)AMD介紹，推土機模塊都提供有2個“強線程”，據(jù) 稱它是一種不同于英特爾至強芯片設(shè)計的線程。

集成4個雙核、L3緩存和內(nèi)存控制器的推土機芯片視圖

代號為Interlagos的推土機處理器，可以提供8、12甚至16個推土機核心，主頻最高可達3GHz，三級緩存為16MB，可以支持四路 服務(wù)器應(yīng)用。而代號為Valencia的推土機架構(gòu)處理器主要面向單路、雙路服務(wù)器，它更加注重成本優(yōu)化和能源效率的服務(wù)器。

推土機架構(gòu)

推土機采用不同的多線程方式——兩顆核心為一組，分立的整數(shù)運算單元和共享的浮點運算單元。這種設(shè)計能夠大大節(jié)省晶體 管的數(shù)量、降低核心面積和功耗，同時降低成本。然而，AMD的這種設(shè)計對于企業(yè)級服務(wù)器或者HPC來說，由于大部分都屬于純 整數(shù)運算，因此它并不會給性能帶來很大提升。如果具備足夠內(nèi)存帶寬，芯片就能提供較高的浮點運算能力。

推土機在降低功耗方面，AMD也可以通過關(guān)閉各單元電源來實現(xiàn)。高性能運算能耗之所以高，主要是由于浮點運算，而一般應(yīng)用 運算主要是在執(zhí)行單元消耗得最高。同時在閑置狀態(tài)下，AMD也可以關(guān)閉暫時不在使用的核的電源供給。

IBM Power 7

著名的 “沃森”超級計算機就搭載了Power 7系列處理器。該處理器器采用了IBM的45nm SOI銅互聯(lián)工藝制程，典型的Power 7 處理器具有八個核心，提供4核、6核、8核心型號，晶體管數(shù)量達到了12億，核心面積567mm2，從這里可以明顯看出Power7的與 眾不同，作為對比，同樣八核心的Nehalem-EX具有23億個晶體管，整整多了一倍。

Watson超級計算機

和以往的IBM Power處理器不太一樣，IBM Power7是一個單晶片的八核處理器，而不是如Power5那樣由多個晶圓合體(Power7據(jù) 說支持單個處理器兩個晶圓，也就是形成一個16核心處理器)。IBM Power7是一個典型的多核心處理器。

Power 7芯片架構(gòu)

全系列POWER7處理器均支持“智能線程”(Intelligent Threads)技術(shù)，根據(jù)任務(wù)需求動態(tài)調(diào)節(jié)處理器性能，比如當(dāng)需要監(jiān)控 數(shù)百萬家庭用電量時優(yōu)化為多線程處理，而當(dāng)需要實時處理數(shù)據(jù)庫業(yè)務(wù)時又對較少線程高速運算進行優(yōu)化。

如果應(yīng)用軟件需要大容量內(nèi)存，POWER7處理器還支持一項“Active Memory Expansion” 技術(shù)，通過內(nèi)存壓縮，讓軟件可見的 內(nèi)存量最高兩倍于實際物理內(nèi)存。IBM表示通過該技術(shù)，SAP軟件可用內(nèi)存量比系統(tǒng)實際內(nèi)存可多出50%，可處理業(yè)務(wù)量將增加 65%。

POWER7系統(tǒng)還為虛擬機應(yīng)用進行了優(yōu)化，每個處理器核心支持10個虛擬機鏡像。目前的8路64核系統(tǒng)可支持單系統(tǒng)最高640個 虛擬機同時運行。

zhaohang