經(jīng)過(guò)多年的籌劃，JEDEC固態(tài)技術(shù)協(xié)會(huì)今天正式發(fā)布了新一代低功耗內(nèi)存標(biāo)準(zhǔn)LPDDR4(Low Power Double Data Rate 4)，規(guī)范編號(hào)“JESD209-4”。

LPDDR4內(nèi)存主要面向智能手機(jī)、平板機(jī)、超薄筆記本等移動(dòng)類設(shè)備。和針對(duì)桌面、筆記本、服務(wù)器的DDR4內(nèi)存一樣，它也致力于提升頻率、性能和吞吐能力，最高可達(dá)4266MHz，兩倍于DDR3/LPDDR3。

不過(guò)這只是遠(yuǎn)期目標(biāo)，目前的規(guī)范中最高為3200MHz(DDR4也是這個(gè))，但即便如此也要比LPDDR3-2133快了整整一半。

為了達(dá)到如此高的頻率，LPDDR4的架構(gòu)經(jīng)過(guò)了徹底重新設(shè)計(jì)，從單通道Die、每通道16-bit進(jìn)化到了雙通道Die、每通道16-bit，也就是總的位寬翻番為32-bit。

雙通道設(shè)計(jì)大大減少了數(shù)據(jù)信號(hào)從內(nèi)存陣列到I/O接口的傳輸距離，直接降低了功耗，還允許時(shí)鐘、地址總線和數(shù)據(jù)總線組合在一起。

說(shuō)起功耗，LPDDR4的運(yùn)行電壓已經(jīng)從上代的1.2V降低至1.1V(DDR4 1.2V)，并特別設(shè)計(jì)了在超大頻率范圍內(nèi)的高效率運(yùn)行。信號(hào)電壓為367mV或者440mV。

JEDEC JC-42.6工作委員會(huì)主席Hung Vuong激動(dòng)地表示：“LPDDR3只是在LPDDR2基礎(chǔ)上的一次進(jìn)化，LPDDR4的架構(gòu)則是完全不同的。”

其實(shí)早在2013年初，LPDDR3尚未投入實(shí)用之時(shí)，LPDDR4內(nèi)存的制定工作就已經(jīng)進(jìn)入了關(guān)鍵階段。去年底到今年初，三星、海力士、美光等先后曝光了自己的LPDDR4內(nèi)存樣品。